【转载】逻辑综合器的故事
FPGA设计流程中，逻辑综合的过程非常重要。由于HDL代码的多样性，逻辑综合的质量对最终设计性能的影响非常大。在.18微米到.15微米的时代，FPGA的性能很大程度上取决于门延迟。根据我的经验，微米时代，FPGA内部延迟一般70%是
发表于 11/11/2014 5:21:29 PM
阅读（2296）
