调用ModelSim-Altera 功能仿真对代码进行RTL功能仿真
1.建立测试脚本2.打开工程所文件夹下的simulation文件/.vt文件3.编辑脚本4.在setting窗口中做一些设置5.Testbenchname是.vt文件的文件名；6.Toplevelmoduleintestbench是脚本文件中的：7.Designinstancenameintestbench是脚本文件中的：8.添加脚本文
发表于 2012/8/30 下午8:53:27
阅读（2068）
FPGA 不仅仅是HDL
一年前学校的开设的EDA课程让我对可编程逻辑有了初步的了解，当时学的是VHDL语言，那个时候觉得这东西和单片机差不多，只要C语言学得好，掌握几个寄存器，那就能学好了。后来了解到VerilogHDL用的比较广泛
发表于 2012/8/30 上午9:34:44
阅读（1304）
- 1
