paradoxfx

【原创】自制TMS320F28335最小系统板(1)---起步

在2006年我们还在用TIC2000里面的TMS320F2812DSP的时候,TI推出了带有浮点FPU协处理器的浮点电机控制DSP。看到它性能上的提升,心想何时能亲自体验一下呢。在2009年的时候,终于从TI申请了两个样片,然后又自己买了10片,做成了TMS320F28335DSP的最小系统板。虽然布线的

【原创】用TI DSP实现一个三角波发生器

在DSP的程序开发中,有时候需要用到一些类似三角波形状的测试信号。其实现的最基本的思想就是,定义一个初值,然后每次累加一个增量(增计数形式的三角波)或者每次递减一个增量(减计数形式的三角波),也可以在达到最大值时翻转,则为等腰三角波形状。用公式来表达,

【原创】TI DSP开发中数据记录函数DataLog的解析

在使用TICCS进行DSP开发、调试时,最常用的调试方法众所周知,在要观察的变量处插入断点,然后运行到断点处,此时可以在ccs的watchwindow里面查看断点的值。这种方法虽然简单,但是只能进一次断点刷新一次数据,并不方便;而且在一些实时性高的控制程序,如电机的定时控

亚洲最大风电场辉腾格勒见闻

真是一望无际的大草原啊

【原创】基于TMS320F28335的电机控制Clark变换的实现

在电机控制中,经常用到clark变换,它的基本思想是把三相静止、互差120°的abc坐标系中的变量变化到两相静止、互差90°的αβ坐标系中,从而简化了控制过程。其基本变换的原理为如图1所示图1clark变换的基本原理这里采用了模块化的思想,对clark变换进行

【原创】C28x DSC傅立叶变换库解析

TI公司的C28x+FPU架构以其高速的数据处理能力和简单易用的编程方法,必将成为后续高性能电机控制的发展趋势之一。上次讲了TI公司常用浮点单元函数库fastRTS的一些内容,一些常用的函数,如正余弦、正切、反正切、平方根等都可以供我们直接调用,不用费时去自己编

【原创】C28x DSC浮点单元fastRTS库解析

TI公司的DSC(Digitalsignalcontroller,数字信号控制器)是一种面向高端嵌入式系统的最先进的单片控制处理器。基于浮点架构的DSC具有更快的处理速度,所需的程序储存容量更少,支持更高级的有助于节省功耗的计算算法,同时进一步扩展了系统的性能。浮点编程比定点编程

【原创】用DSP编程需要注意的问题

1.编程标准在用C语言进行DSP应用系统的开发时,除了要符合标准C的规范,还要遵循TI公司制定的算法表准,即expressDSP算法规范。2.定点DSP实现浮点运算TMS320F2812芯片属于定点DSP芯片,采用定点数进行数值运算,其操作数采用整形数,而一个整形数的最大表示范围取决

【原创】 用TMS320F28335做直流励磁控制

直流励磁在直流电动机和电励磁的同步电机控制中用来控制磁场,是电机控制的重要环节之一。原来都用晶闸管整流来做这个励磁控制,虽然能满足性能的要求,但是它的波形质量也比较差,污染电机的磁场。TI的网站上有各种各样的电机控制说明、程序示例、文档,但是都是交流异

【原创】在TI C2000定点DSP的快速实现取整函数的一点心得

floor与ceil函数都是C语言的标准库函数,在<math.h>头文件引用之后一般即可直接调用。在浮点DSP上,通过TI的FastFPU库,此类浮点函数一般可以通过查ROM的方法快速计算得到。但在定点的DSP,比如C2000中常用的TMS320F2812上,则需做一定的处理,以提高执行效率。我

【原创】基于TI DSP的串行通信设计

这还是当初刚学DSP的时候做的东西(DSP+上位机的软件示波器),拿出来晒晒。定点DSP运算的数据都是定点数,为了更好的支持小数的运算,经常采用Q格式或者S格式来表示小数。在TMS320F2812DSP的软件编程上,采用了TI公司的智能Q格式(IQmath)。它可以在Q=1至30之间

【原创】TI TMS320F28335的EPWM如何软件强制开关状态

TITMS320F28335的EPWM如何软件强制开关状态在DSP用于电机控制的应用中,有时需要用到强制脉宽调制(PWM)的脉冲开关状态这种操作,比如封锁脉冲以停止电力电子开关管工作;在上电的初始时刻,经常也需要对PWM状态进行一种强制的初始化,比如强制高、强制低等等;一些特

赛灵思和Synopsys联手推出业界首部开发方法手册

专门针对SoC设计中的FPGA原型设计开发手册收录了原型设计的最佳实践方案2011年3月10日,中国北京——全球可编程逻辑解决方案领先厂商赛灵思公司(NASDAQ:XLNX))今日宣布与全球半导体设计、验证和制造领域的软件及IP领先厂商Synopsys公司(NASDAQ:SNPS)联手

system generator硬件协同仿真时序不收敛的简单解决办法

systemgenerator硬件协同仿真时,一些很简单的电路也无法达到时序收敛,这个问题困扰了我很久。在读了《VerilogHDL高级数字设计》一段时间之后,突然明白,原来就败在模块的latency这个参数上了。如果设置了latency参数,则systemgenerator将使用面积-速度互换,流水线

ISE13.1调用Modelsim10.0出现的一点小问题及解决过程

软件环境:ISE13.1+SystemGeneratorMatlab2010bModelsimSE10.0已编译Xilinx器件的Modlsim仿真库现象:在SystemGenerator做了点仿真,验证成功之后,自动生成了testbench文件,然后在ISE中打开生成的工程,调用Modelsim选择behavior仿真,在Modelsim打开之后总是没完没了