hard_01

cadence 回注

0
阅读(199) 评论(0)

有时候在layout 之后发现 pcb上的序号凌乱,需要重新排序。

这时候可以在pcb中进行重排序,然后回注到原理图中,

最后从原理图导出网表,在导入到pcb中,检查上一步回注是否准确。


  1. pcb做完后,点击logic——Auto Rename Refdes——Rename,点击more进入参数配置。

2019.png

注意的是Preserve current prefix一定要选择,这样出来的元器件符号首字符不会变,否则出来全是RET前缀。

点击close后关闭配置界面,直接点击rename进行重新命名编号。

2.打开原理图,Tools——Back Annotate打开界面,选择pcb、网表路径。

2019.png

ouputs可以用默认路径。

点击确定即可完成回注。


最后可以检查下原理图器件标号是否有变化,亦可以重新生成网表,在导入pcb中,没有报错就表示成功。


参考博客:https://blog.csdn.net/David_xtd/article/details/83687821