hard_01

cadence 原理图页码设置

最近做的项目涉及到原理图较多,几十页的原理图不可能一个个修改页码,页码数和总数设置正确会方便使用off-page功能。在网上搜,

分享一个MPU板卡调试案例

前段时间参考官方交换机设计方案,设计了一款交换机。这款交换机很简单,交换机功能就是一颗交换机芯片,出于特殊需求,加了一颗MPU,外挂DDR2和FLASH。在调试板卡时候,我太过于期待结果,毕竟是头次设计带有BGA封装的6层板卡。上电后发现交...

cadence BGA区域内走线规则约束constraint region设置

1、打开Allegro constrain manager,如下图:2、进入physical->region->all layers,画面如下:3、在该界面下,create physical constraint set,在此,我们将该cs...

cadence 回注

有时候在layout 之后发现 pcb上的序号凌乱,需要重新排序。这时候可以在pcb中进行重排序,然后回注到原理图中,最后从原理图导出网表,在导入到pcb中,检查上一步回注是否准确。1.pcb做完后,点击logic——Auto Rename...

cadence 等间距布局方法

在进行cadence布局时候,如果需要将器件等间距布局。例如一排20个电阻,要求这些电阻两两之间是50mil,并且是水平对齐。那么在placement 模式下,选择所有器件,右击选择align component,在option选项中有对齐...

cadence 如何复制相似布局

在cadence pcb布局时,会遇到类似的布局,如有俩网口的布局,那么在费劲做完第一个布局后,在画同样时间精力做第二个类似布局,如果真这么做了,那么只能说明我们没有好好利用cadence。

cadence 交换引脚 swap pin

cadence pcbswap pins操作方法

ADC的精度和分辨率

首先从字面意思理解下,精度是指测量结果和实际结果的误差大小,即准确程度;分辨率是测量的

精度和分辨率

经常遇到精度和分辨率这俩概念,总觉得是一回事,又不是一回事。俩看起就是像雾像风又像雨。今天看到一个TI 博客,形象的对俩者做了区别。先上图。

差分对:你需要了解的与过孔有关的四件事(转自TI)

在一个高速印刷电路板 (PCB) 中,通孔在降低信号完整性性能方面一直饱受诟病。然而,过孔的使用是不可避免的。在标准的电路板上,元器件被放置在顶层,而差分对的走线在内层。内层的电磁辐射和对与对之间的串扰较低。必须使用过孔将电路板平面上的组件...

candence导入网表后missing or extra pin 错误原因

今天尴尬了,作为一名有着两年电路设计工作经验的小司机,画完原理图,检查原理功能和封装后,生成网表,正常,打开pcb editor 导入网表,WTF,竟然报错,更羞辱的这错误看的我一头雾水。话休饶舌,上图看错误。

spartan6 硬件设计笔记

在做spartan6 硬件电路设计的时候,设计许多方面,譬如电源选择,模式配置,总之感觉需要关注很多零零散散的点,最近整理一些阅读记录,方便后期查看。1.

verilog中输入输出口 学习记录

第一次写verilog程序是半年前,当时用到一个io口是双向的,不知道怎么处理。然后查到inout 关键字,当时是会了。这次在用的时候,发现对其有写陌生了。这次整理下记录下,加深记忆。inout io_data;//将其定义为输入输出re...

spartan6 Flash配置之SPI方式

spartan6 自身并没有带flash 或者rom之类非易失存储器,因此需要外接flash等存储器,用于存储逻辑程序、配置等。 最近学习了用spi方式给spartan6挂载flash器件。虽然原理挺简单,但是还是有几点需要注意 以M25P...

candence 更新元器件的序号

如何对candence页面的元器件,方法很简单