hard_01

spartan6 硬件设计笔记

0
阅读(131) 评论(0)

      在做spartan6 硬件电路设计的时候,涉及许多方面,譬如电源选择,模式配置,总之感觉需要关注很多零零散散的点,最近整理一些阅读记录,方便后期查看。

  1. 用spartan6主要是想利用它的差分收发器做一些应用,那么这里就需要注意lvds引脚,任何io bank都可以用作lvds 输入,但是lvds 输出引脚只能从bank0 和bank2 中选择。

  2. 可选择的工作模式有:master serial ,jtag,slave serial,bpi等,都是通过引脚M0和 M1的高低进行配置。具体可以查看spartan6 ug380 23page 内容,有一些模块图和表格,一看就懂,这里就不粘贴了。另外Jtag模式是只要一上电就存在的模式,不被M[1:0]高低影响,和其他模式共存,也能理解,要是上电后被配置成非JTAG模式,那最终的位流怎么烧写到芯片里呢,没其他途径,一般都得经过jtag口。

  3. 有四个引脚需要特别关注。DONE,熟悉fpga的都知道,该引脚是位流烧写完成配置的指示引脚,当fpga configured,该引脚输出高电平,而且是OD门,最好上拉,否则输出电流很弱,不足以点亮led指示灯。PROGRAM_B是用于异步复位的,该引脚是输入引脚。INIT_B引脚有趣,在模式引脚M[1:0]被采集前,INIT_B是输入,可以设计RC延迟电路用于延迟配置。但那是INIT_B通常上拉处理。

  4. 如果被配置成master serial SPI 模式,那么要记住从片FLASH要先于FPGA达到稳定工作状态。虽说像其他FPGA一样,Spartan6有POR,但为了提高可靠性,还是使用外部延迟来使得外部Flash先于FPGA稳定,UG380提到三种方式,其中一个就是利用INIT_B做延迟,先持续一段时间低电平,随后在释放,简单的RC电路即可满足。

  5. 电源引脚有Vccint,Vccaux,Vccio,Vref等。Vccint是给内核供电,通常是1.2v;Vccaux是给辅助逻辑供电的,可根据具体需要设置为1.8,2.5,3.3。但是我还是没弄清楚Vccaux 电压该怎么配置。见笑。。

  6. SUSPEND引脚一般是拉低,上电和配置时候该引脚要保持low,不用的时候不能悬空,就要拉低。

  7. HSWAPEN拉低,就是使能io内部上拉,这样配置阶段所以io是默认高,是一个确定状态。

    先整理这些吧,后面在持续添加。


    未完待续......