hard_01

cadence BGA区域内走线规则约束constraint region设置

0
阅读(198) 评论(0)

1、打开Allegro constrain manager,


2、进入physical->region->all layers,


3、在该界面下,create physical constraint set,给set命名并设置线宽间距等参数


4、接下来create region,该设置的意思是说,该bga区域内,最细的线可以是3mil,而不会出现DRC错误,而这区域外的最细线宽是5mil。如果有信号从bga区域出来,那么一旦走出bga区域,会自动变成5mil。


5、接下来,我们设置bga区域内线与焊盘的间距,如果不设置,将采用系统默认值,依然会产生drc错误,因为bga的焊盘间距很小。接下来,需要设置spacing->region


6、到这里,关于constraint manager的设置就基本上完成了,不过,我们还需要到pcb editor里面标出该区域。即,在constraint region层上加入矩形框,框住要设置的BGA区域即可。

7、接下来选中该shape,右击该矩形框并为shape分派region


8、到此便大功告成了。