2015寒假计划
期末考试临近了，本应在图书馆复习的我，却怎么也看不下去那枯燥、乏味的课本。听说今年的寒假是近几年来最长的，便想好好利用，做一个学习计划。从接触FPGA到现在已经一年了，很庆幸当时做的决定——放弃参加飞思卡尔智能车比赛，
发表于 12/15/2014 9:00:12 PM
阅读（1687）
仿真利器——SignalTap的波形导出功能
最近在做视频解码的项目，遇到一个难题，BT656解码模块写好后，想仿真看看功能是否正确，发现更本无从下手。原因是整个解码模块只有两个输入，一个时钟，一个8位的YUV4:2:2数据流，所有的行场同步信号、消影信号、奇偶场信号都嵌在YUV数据流里。如图所示：
发表于 9/29/2014 9:59:12 PM
阅读（3733）
