hu_li

Vivado入门与提高学习记录 之时序分析基础

0
阅读(342) 评论(0)

一、发起沿和捕获沿

1.png

捕获沿通常也是下一个发起沿,捕获沿与发起沿通常相差一个时钟周期

 

二、四种时序路径

2.png

三、时序路径段

3.png

四、数据到达时间

4.png

五、时钟到达时间

5.png

 

六、建立时间需求

6.png

七、保持时间需求

7.png

八、建立时间裕量

8.png

九、保持时间裕量

9.png

 

 

十、裕量时间方程

10.png

若建立时间不满足要求,则是数据延时过大

若保持时间不满足要求,则是时钟延时过大

十一、系统频率上限

11.png

数据延时为逻辑延时和网络延时,其中逻辑延时由组合逻辑产生,与代码风格有关,网络延时由布局布线产生,与布局布线的策略有关。

Tsu和Tco与器件有关,由器件制作工艺决定,不能更改,故要想提高系统时钟频率,得从数据延时着手考虑。