ODDR使用与仿真
在DDR接口中ODDR用于发送时钟和数据;在SDR接口中仅用ODDR转发时钟(仍在时钟树内);发送多位数据时需要用generate语句例化多个ODDR原语,参见
发表于 2017/11/22 14:23:28
阅读(5970)
FPGA设计中的复位
遵循 Xilinx 建议的复位准则:a) 尽量少使用复位b) 必须复位时采用同步复位c) 确保使用高电平有效的复位d) 避免异步复位(RAMB 和 DSP48 模块中不支持异步复位)当外部给如的复位信号为异步复位时,可通过以下设计转换为同步...
发表于 2017/11/21 15:59:31
阅读(1256)
ASSOCIATED_BUSIF bus parameter is missing.
在vivado中自定义AXI4 IP核时出现如下的警告:[IP_Flow 19-3153] Bus Interface 's00_axi_aclk': ASSOCIATED_BUSIF bus parameter is missing.
发表于 2017/11/20 16:25:15
阅读(6281)