[笔记].学习TimeQuest必看资料
1.Riple-TimeQuest一定要搞定此处我已整理为PDF档。2.Altera–TimeQuestCookbookhttp://www.altera.com/literature/manual/mnl_timequest_cookbook.pdf3.Altera-时序分析的胶片，我已上传到我的GoogleCode，可选以下链接下载。时序分析1静态分析基础时
发表于 9/25/2011 9:05:03 PM
阅读（17715）
[笔记].关于Stratix III使用非易失加密后，无法正常配置启动的问题探讨
StratixIII内置256AES加密，分为易失加密和非易失加密两种，具体请参见应用笔记AN512和AN552。近期有客户反馈，StratixIII使用非易失加密后，无法boot。经过一个多礼拜的排解。现在确认，使用91sp2根据密钥生成jic，下载后，是无法正常配置启动的。换用11.0根据密钥生成
发表于 7/31/2011 9:06:49 PM
阅读（1766）
[笔记].如何使用Nios II Software Tools for Eclipse导入已有工程
方法1File>Import>General>ExsitingProjectsintoWorkspace各位同学可不要小看这个步骤，这个步骤将指定路径所有的Eclipse工程（当然包括NiosII工程）全部找出来。然后只需选择NiosII工程即可。下图所示的EP3C10-2010为QII工程的路径，列出的为NiosIIIDE和NiosI
发表于 7/31/2011 11:37:27 AM
阅读（7618）
[转载].sscanf的用法
原作者不详。名称:sscanf()-从一个字符串中读进与指定格式相符的数据.函数原型:Intsscanf(stringstr,stringfmt,mixedvar1,mixedvar2...);intscanf(constchar*format[,argument]...);说明：sscanf与scanf类似，都是用于输入的，只是后者以屏幕(stdin)为输入源，前者以固
发表于 6/30/2011 3:46:56 PM
阅读（2034）
[笔记].关于在Quartus II 11.0无法正常使用SignalTap的解决方法
按照以下步骤操作；1.右键我的电脑，属性>硬件>设备管理器>通用串行总线控制器，选择AlteraUSB-Blaster，右键卸载。2.装以前版本的usb-blaster驱动，这里给大家准备一个版本的，先用着。10303327677885.zip辅助资料http://www.alteraforum.com/forum/sho
发表于 6/27/2011 9:30:34 AM
阅读（22579）
[翻译].计算FIFO的深度
原文：http://www.asic-world.com/tidbits/fifo_depth.html介绍面试中最常被问到的问题之一，就是如何计算FIFO的深度。常识告诉我们，当读速率慢于写速率时，FIFO便可被用作系统中的缓冲元件或队列。因此FIFO的大小基本上暗示了所需缓存数据的容量，该容量取决于读写数
发表于 6/21/2011 9:32:57 PM
阅读（13056）
[问答].Nios II、MIPS、Microblaze、ARM这几个嵌入FPGA中的硬核，哪个运用广、前景好？
原帖发在阿莫论坛。http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=4819160【3楼】yuphone.COM缺氧®-----------------------------------------------------------------------当然是NiosII。【5楼】necho-----------------------------------------------------
发表于 6/21/2011 9:31:39 PM
阅读（5739）
[文档].Altera – Avalon Interface Specifications(version 2.0) 2011.5 适用于QSys
AvalonInterfaceSpecifications(version2.0)2011.5适用于QSys和SOPCBuilder5548300985212.pdf注：SOPCBuilder会在今后的版本被删除。
发表于 6/21/2011 9:24:53 PM
阅读（4358）
[笔记].关于AS/AP的RSU（远程系统升级）的设计方案
AN603是AS模式下，ArriaII/StratixIV/StratixIII的remotesystemupgrade参考设计，AN512是CycloneIIIAP模式下remotesystemupgrade的参考设计。http://www.altera.com/literature/an/an603.pdfhttp://www.altera.com/literature/an/AN603_Design_Files.ziphttp://www.alte
发表于 6/16/2011 9:15:59 PM
阅读（2637）
[笔记].Cyclone III编程与配置的几个问题解答
Q1RemoteSystemUpgrade需要哪些器件支持？A1仅需要：配置芯片：装载配置镜像用户逻辑（或NiosII）：从远端下载新的数据或更新后的数据ALTREMOTE_UPDATA宏功能：采用新的数据或更新后的数据，并重新配置内置专用RSU电路Q2如何使用RSU烧写镜像A2支持RSU的FPGA系列如
发表于 6/16/2011 8:46:20 PM
阅读（2635）
菜农M0助学板之GPIO按键之边沿检测小练（寄存器操作方式）
现象解释：KED1双边沿控制LED1：按下亮松开灭KEY2下降沿控制LED2第一次按下即亮，第二次按下灭KEY2上升沿控制LED3：第一次松开即亮，第二次松开即灭这个比较简单，直接贴出代码，大家可以验证一下。main.c#include"nuc1xx.h"#include"
发表于 5/16/2011 8:54:51 PM
阅读（4942）
[笔记].74HC595驱动实验，Veilog版本
接线映射To,LocationCLOCK_50,PIN_23nRST,PIN_4//SER,PIN_48nG,PIN_47RCK,PIN_46SCK,PIN_45nCLR,PIN_44//Q[0],PIN_114Q[1],PIN_116Q[2],PIN_118Q[3],PIN_128Q[4],PIN_134Q[5],PIN_137Q[6],PIN_139Q[7],PIN_142////VCC,V3_3DCGND,GND74HC595之内部框图74HC595之时序图驱
发表于 5/16/2011 12:23:05 PM
阅读（3450）
[笔记].串型DAC TLC5620生成锯齿波、三角波实验，Verilog版本
原理图时序图思路源代码顶层模块moduletlc5620_test(inputCLOCK_50,//板载50MHz时钟inputRST_N,//outputADC549_CLK,outputADC549_CS_N,inputADC549_DATA,//outputDAC5620_CLK,outputDAC5620_DATA,outputDAC5620_LOAD,//output[7:0]SEG7_SEG,//七段数码管段脚output[7:0]
发表于 5/10/2011 4:31:45 PM
阅读（18102）
[原创].串行ADC TLC549读取实验，Verilog版本
原理图时序图笔记源代码顶层文件moduletlc_549_test(inputCLOCK_50,//板载50MHz时钟inputRST_N,//outputADC549_CLK,outputADC549_CS_N,inputADC549_DATA,//output[7:0]SEG7_SEG,//七段数码管段脚output[7:0]SEG7_DIG//七段数码管位脚);wire[7:0]ad_data;tlc549_drivertl
发表于 5/9/2011 3:29:47 PM
阅读（2977）
[原创].七段数码管驱动，Verilog版本
我以前在艾米电子写的驱动。贴在博客之目的：一、时常记记，以防忘记；二、分享给大家。也许是工作比较忙之缘故吧，新近的博文啰嗦的话语少了许多，直接贴上代码，大家有什么不明白的，留言即可。版本1顶层例化文件moduleseg7x8(inputCLOCK_50,//板载50MHz时钟inputQ_KE
发表于 5/6/2011 12:07:41 PM
阅读（2889）
