[原创].怎样定制SRAM的Avalon接口IP，以供Nios II使用.[Memory][Nios II][Quartus II][SOPC Builder]
测试环境硬件：艾米电子EP2C8核心板软件：QuartusII10.0+NiosII10.0SoftwareBuildToolsforEclipse内容1定制SRAM的Avalon接口IP关于SRAM的特性，请参考相关手册，此处不赘述。1.1使用HDL描述接口代码1.1Amy_S_sram.vmoduleAmy_S_sram#(parameterDATA_LEN=16,
发表于 9/27/2010 3:50:44 PM
阅读（21128）
[文档].艾米电子 - 编码器与译码器.[ModelSim][Quartus II][Verilog]
对读者的假设已经掌握：可编程逻辑基础VerilogHDL基础使用Verilog设计的QuartusII入门指南使用Verilog设计的ModelSIm入门指南内容1编码器1.1二进制编码器二进制编码器，即把来自2^n条输入线路的信息，编码转换成二进制码。其输入为独热码，输出为二进制码。此处以4~2编
发表于 9/21/2010 10:29:18 AM
阅读（6543）
[笔记].开发SOPC Buider中的自定义IP所必备资料.[Nios II][SOPC Builder]
一点心得：多读手册，常读手册，问题的答案总是可以在手册中发现。必备资料Avalon接口规范AvalonInterfaceSpecifications3381952229550.pdfSOPCBuilder组件开发攻略3613187203687.pdf为硬件抽象层开发设备驱动3613556146656.pdfExamplesofChang
发表于 9/20/2010 10:52:38 AM
阅读（3025）
[文档].Altera – SOPC Builder组件开发攻略.[Altera][SOPC Builder]
发表于 9/20/2010 10:20:00 AM
阅读（3504）
[文档].Altera – SOPC Builder存储子系统开发攻略.[Altera][SOPC Builder]
目录范例设计软硬件需求设计流程片上RAM/ROMEPCS串型配置设备SDRSDRAMDDRSDRAMDDR2SDRAM片外SRAM/Flash文档版本历史图1目录下载2622512528580.pdf
发表于 9/19/2010 1:16:25 PM
阅读（2926）
[文档].Altera - 锁相环宏用户指导.[Altera]
目录简介ALTPLL宏特征设计范例端口与参数文档版本与历史图1目录下载2496502724981.pdf
发表于 9/19/2010 9:46:08 AM
阅读（8424）
[文档].Altera – Nios II多核系统创建指南.[Altera][Nios II]
目录介绍多核系统的好处NiosII多核系统硬件设计考虑在多核系统中分享资源软件设计考虑设计范例为多核系统创建软件工程图1目录范例NiosIIMultiprocessorDesignExample下载2493131852579.pdf
发表于 9/19/2010 9:42:14 AM
阅读（16877）
[文档]. Xilinx - 编写有效的Testbenches.[ModelSim]
ThisapplicationnoteiswrittenforlogicdesignerswhoarenewtoHDLverificationflows,andwhodonothaveextensivetestbench-writingexperience.7883806624629.pdf
发表于 9/14/2010 11:54:48 AM
阅读（10646）
[文档].艾米电子 - 多路选择器与多路分解器.[ModelSim][Quartus II][Verilog]
对读者的假设已经掌握：可编程逻辑基础VerilogHDL基础使用Verilog设计的QuartusII入门指南使用Verilog设计的ModelSIm入门指南内容1多路选择器Multiplexer此处所说的多路选择器，为组合逻辑电路中的多路多路选择器：多路输入，一路输出。1.1不带优先级的多路选择器
发表于 9/14/2010 11:21:15 AM
阅读（6515）
[视频].Altera - 在线技术培训 - Flash视频精选
发表于 9/10/2010 9:58:14 AM
阅读（3277）
[文档].艾米电子 – 逻辑门电路.[ModelSim][Quartus II][Verilog]
对读者的假设已经掌握：可编程逻辑基础VerilogHDL基础使用Verilog设计的QuartusII入门指南使用Verilog设计的ModelSIm入门指南内容1基本门电路1.1采用结构化描述方式1.使用QuartusII新建工程logic_gates，顶层模块名为logic_gates，如图1.1所示。图1.1新建工程logi
发表于 9/6/2010 11:09:20 AM
阅读（5309）
[文档].艾米电子 – 使用Verilog设计的ModelSim入门指南.[ModelSim][Verilog]
说明本文的部分章节，来源于本人翻译的TerasicDE2-115的英文入门文档。平台软件：ModelSim-Altera6.5e(QuartusII10.0)StarterEdition内容1设计流程使用ModelSim仿真的基本流程为：图1.1使用ModelSim仿真的基本流程2开始2.1新建工程打开ModelSim后，其
发表于 9/3/2010 4:24:57 PM
阅读（5048）
[趣闻]. 非常有趣的一张图片 - 显示了继Intel4004之后的VLSI设计尺寸的缩小进程
发表于 8/28/2010 8:13:56 PM
阅读（2574）
[笔记].又见Error: Can't access JTAG chain, Error: Operation failed，竟然是由于JTAG线缆没有压制好的缘故.[JTAG]
发表于 8/26/2010 12:06:02 PM
阅读（4889）
[文档].Altera - 可选择的Nios II的Boot方法
目录关于读者的假设实现自定义的BootCopies缺省的NiosII的BootCopies高级的BootCopies范例实现高级的BootCopies范例小型的启动BootCopies实现小型的BootCopies范例调试BootCopies外置控制下的NiosII的Boot过程参考文档文档版本历史图1AN457的目录
发表于 8/26/2010 10:21:32 AM
阅读（3209）
