【原创】如何为zynq-7000创建BOOT.bin文件？
1、用于创建BOOT.bin需要的文件（1）u-boot.elf：在Linux下编译后生成u-boot文件，再强制改名为u-boot.elf文件，得到之。（2）zynq_fsbl_0.elf：在EDk下创建得到之。（3）system.bit:：在PlanAhead中生成的bit文件；该文件不是必须的，没有该文件时，相当于把Zynq只当AR
发表于 2012/11/26 16:57:43
阅读（5747）
ISE 约束文件完整讲解
ISE约束文件的基本操作1．约束文件的概念FPGA设计中的约束文件有3类：用户设计文件（.UCF文件）、网表约束文件（.NCF文件）以及物理约束文件（.PCF文件），可以完成时序约束、管脚约束以及区域约束。3类约束文件的关系为：用户在设计输入阶段编写UCF文件，然后UCF文件和
发表于 2010/9/8 16:34:03
阅读（2702）
用verilog设计串口发送模块 带激励源（原创）
学单片机时是从串口开始的，学FPGA仍旧从串口开始，谁让它是最简单的呢？串口发送模块对外接口为：(下面给出的仅为1启动位，8个数据位，1个停止位，无奇偶校验)发送管脚：t
发表于 2010/9/7 11:22:55
阅读（3234）
终于在FPGA开发板上跑通了第一个样例----流水灯 (原创）
昨天拿到的开发板，配置为：XC3S400+XCF02S+CY68013A，就是传说的那个USB+FPGA的核心板，底板没找到（都是问一个朋友借的，买的话太贵了），上面有一排LED灯，就先来跑跑流水灯吧，verilog源码如下：moduleLedWater(clk,rst,dataout);inputclk;inputrst;output[7:
发表于 2010/9/1 16:39:13
阅读（2057）
verilog 交通信号灯 完整版（已软件综合，尚未下载验证）
发表于 2010/8/21 10:58:56
阅读（2302）
verilog版的交通信号灯 延迟
初学FPGA，由于有C语言基础，直接学习verilog会快些，学习用书《VerilogHDL数字设计与综合》第二版---夏宇闻著在看到7.9.3节时，书中讲了一个简化版式的交通信号灯实例，就照着意思在ISE平台上输入了整个源码，并进行仿真，思想基本OK，如果只是学习verilog，已基本结束
发表于 2010/8/18 11:03:17
阅读（2394）
HDL 其他相关软件
其他相关软件Mentor公司出品，VHDL/Verilog完整开发系统，可以完成除了布线以外所有的工作，包括三套软件：HDLDesignerSeries（输入及项目管理），Leonardo.Spectrum（综合）和Modelsim（仿真）下载试用版DebussyVHDL/Verilog专用调试和代码优化软件
发表于 2010/8/13 15:30:38
阅读（2169）
HDL逻辑综合软件与仿真软件
HDL逻辑综合软件这类软件将把HDL语言翻译成最基本的与或非门的连接关系（网表），输出edf文件，导给PLD/FPGA厂家的软件进行试配和布线。为了优化结果，在进行复杂HDL设计时，基本上都会使用这些专业的逻辑综合软件，而不使用PLD/FPGA厂家的集成开发软件中自带的逻辑综合
发表于 2010/8/12 17:11:28
阅读（3116）
HDL前端输入与系统管理软件
这类软件主要是帮助用户完成HDL文本的编辑和输入工作，提高输入效率，并不是必须的，更多人更习惯使用集成开发软件或者综合/仿真工具中自带的文本编辑器，甚至可以直接使用普通文本编辑器。UltraEdit一个使用广泛的编辑器，低版本并不直接支持HDL，但可以将下面的
发表于 2010/8/11 11:11:54
阅读（2670）
集成的CPLD/FPGA开发环境
发表于 2010/8/10 22:09:18
阅读（2712）
学习HDL的几点重要提示
1.了解HDL的可综合性问题：HDL有两种用途：系统仿真和硬件实现。如果程序只用于仿真，那么几乎所有的语法和编程方法都可以使用。但如果我们的程序是用于硬件实现（例如：用于FPGA设计），那么我们就必须保
发表于 2010/8/9 16:38:23
阅读（1775）
