XDC约束技巧——CDC篇
介绍了XDC的优势以及基本语法，详细说明了如何根据时钟结构和设计要求来创建合适的时钟约束。我们知道XDC与UCF的根本区别之一就是对跨时钟域路径（CDC）的缺省认识不同，那么碰到FPGA设计中常见的CDC路径，到底应该怎么约束，在设计上又要...
发表于 4/28/2017 3:32:27 PM
阅读（2257）
DCM,PLL,MMCM区别和共性
The DCM is a Digital Clock Manager - at its heart it is a Delay Locked Loop. This has the ability to deskew a clock, gen...
发表于 4/25/2017 2:26:43 PM
阅读（2704）
FFT IP core
FFT IP core的总体架构分析：FFT分为fixed transform size architectture 和 variable streaming architecture。variable streaming architec...
发表于 4/25/2017 11:06:30 AM
阅读（2219）
verilog 并列 连续赋值
当事件发生时，对于代码块中的非阻塞赋值语句，先计算所有非阻塞语句在【事件发生时刻】的值，(即以<=右端表达式的值)，最后才把计算出的值赋给<=左边的变量。计算过程是以代码块中语句的书写顺序进行。虽有先后顺序，但<=右端表达式中变量的值均为【...
发表于 4/24/2017 3:41:07 PM
阅读（3108）
