EightGo

verilog 的parameter

parameter 用于定义参数与define的区别大家都清楚就不再说了一个细节用法,比如定义状态机parameter sa = 2'd0, sb = 2'd1, sc = 2'd2, sd = 2'd3;如果想加个...

从不同角度看问题--之FPGA资源优化

螳螂捕蝉黄雀在后。