木易

开奖啦!“Vivado高效设计案例分享博客大赛”隆重揭晓!

由Xilinx和ChinaAET主办的“Vivado高效设计案例分享博客大赛”(http://comm.chinaaet.com/xilinx/vivado/),历时四个月,共收获102篇参赛博文。Xilinx技术专家和ChinaAET工作人员根据不同奖项认真评审,获奖名单终于出炉。恭喜各位获奖

Xilinx Vivado users group(Xilinx VIVADO用户群活动)回顾

——北京化工大学何宾XilinxVIVADO用户群活动于2014年10月16日在北京中关村皇冠假日酒店隆重举行。受到Xilinx大学计划和Xilinx亚太区传媒经理张俊伟共同邀请,参加了这次盛会。&n

在Vivado下进行功耗估计和优化——高亚军

作者:高亚军资源、速度和功耗是FPGA设计中的三大关键因素。随着工艺水平的发展和系统性能的提升,低功耗成为一些产品的目标之一。功耗也随之受到越来越多的系统工程师和FPGA工程师的关注。Xilinx新一代开发工具Vivado针对功耗方面有一套完备的方法和策略,本文将介绍如

在Vivado下利用Tcl编辑综合后的网表——高亚军

作者:高亚军在ISE下,对综合后的网表进行编辑几乎是不可能的事情,但在Vivado下成为可能。Vivado对Tcl的支持,使得Tcl脚本在FPGA设计中有了用武之地。本文通过一个实例演示如何在Vivado下利用Tcl脚本对综合后的网表进行编辑。Vivado支持传统的Tcl命令,在此基础上添加

在Vivado下利用Tcl实现IP的高效管理

作者:高亚军在Vivado下,有两种方式管理IP。一种是创建FPGA工程之后,在当前工程中选中IPCatalog,生成所需IP,这时相应的IP会被自动添加到当前工程中;另一种是利用ManageIP,创建独立的IP工程,缺省情况下,IP工程的名字为magaged_ip_projec

【有图有真相】赛灵思携众厂商共攘开源硬件之盛举

OpenHW2014总决赛在西安举行(http://blog.chinaaet.com/detail/37101),19支参赛队伍大显神通,纷纷拿出精彩设计角逐优胜奖;同期举办的“开源硬件与嵌入式计算技术论坛”,各路英豪纷纷助阵,众厂商派出精兵强将描绘公司蓝图和技术发展趋势,表达愿与赛灵思携手推动

ISE VS VIVADO, 哪个坑更深?以FFT为例比较两个软件综合布线后的资源使用情况

作者:刘初一从10年前接触FPGA开始,一直在用XILINX。记得最早使用的好像是ISE6.X,到现在的ISE14.7和VIVADO14.2.10年来,见证了XILINX一直在努力升级,修复BUG,同时也在加倍努力创造新的BUG。终于,他们发现对I

好书推荐之三:《Xilinx FPGA设计权威指南》——Vivado集成开发环境

本书由清华大学出版社出版,何宾张艳辉编著,是“Vivado高效设计案例”博客大赛的参与奖奖品之一。Xilinx大学计划推荐用书Xilinx公司Vivado设计套件高级市场营销总监RamineRoane作序国内首本系统论述Xilinx新一代集成开发环境Vivado和VivadoHLS设计流程和设计方法

赛灵思携Ultrascale、Vivado、UltraFast,剑指160亿美元目标市场!

赛灵思继2013年11月初发货业界首款20nm芯片KintexUltraScale后(http://www.chinaaet.com/article/index.aspx?id=216649),继续积极推动其UltraScale器件的发货进程,于12月10宣布已提供有关Kintex中端和Virtex高端20nmUltraScale系列的详细器件

赛灵思重磅推出Vivado,驰骋“All Programmable”新天地!

Vivado恰逢其时地震撼登场赛灵思称为“可编程颠覆之作”——Vivado设计套件于4月25日终于震撼登场。Vivado,赛灵思最新推出的、面向未来十年、替换ISE的设计套件。工程师都熟悉了赛灵思早在1997年推出的ISE设计套件。ISE套件采用了当时非常具有创新

看看大佬都在讲什么?-----赛灵思推出 Vivado 设计套件之客户引言

自从四年前赛灵思开始Vivado设计套件的开发工作以来,就一直与数百家赛灵思联盟计划成员和客户保持密切联系,力求让新发布的工具达到成熟状态。每个成员都发挥了积极作用,确保赛灵思能够推出一款真正提高生产力的工具套件,帮助客户突破在新一代“AllProgrammable