【Vivado】利用JTAG AXI IP加快AXI总线IP核调试进程
利用JTAGAXIIP加快AXI总线IP核调试进程今晚测试一下好久不能用的LiveWriter，貌似可以用了！最近真是不错，各种顺利……JTAGAXIIP的实验已经做完，今天有点晚了，先上一下结果，内容后面会跟上。Vivado对应的tcl指令为：create_hw_axi_txnwr_txn_lite1[get_hw_axishw_ax
发表于 12/12/2014 11:37:46 PM
阅读（7154）
【Vivado】如何利用参数控制IP端口的可见性
如何利用参数控制IP端口的可见性背景见上一篇博文详细的实现方法：1、资料准备：需要被封装的HDL文件（替换为你自己的文件，参照之前的博文进行IP封装），为简单起见，这里只用一个文件，源码如下：module timing( inp...
发表于 11/23/2014 12:30:30 AM
阅读（7209）
【Vivado】IP Package Again!
老生长谈的IP封装 IP的封装对于喜欢原理图法进行设计的朋友来说是很重要的，最近有两位网友问了比较有意思的问题，和大家分享一下： Q1：我按照上面得方法已经成功了，有个小疑问 就是我端口比较多，看vidado自带的ip 把端口都分组了 就...
发表于 11/20/2014 11:07:10 PM
阅读（4365）
【Vivado】封装IP时如何手动指定顶层端口、参数等
封装IP时如何手动指定顶层端口、参数等前言cuter在《Vivado赛季心得与感受》一文中曾提及IP封装时有可能碰到该问题——“比如，Vivado不够‘智能’，有时候挑选的top module是错误的。然后去解决这些错误，你就会有收获，有成...
发表于 11/8/2014 11:32:59 PM
阅读（14344）
Vivado下创建基于AXI-Lite的用户IP核
Vivado下创建基于AXI-Lite的用户IP核本文是为一位网友所写，据说网上Vivado下自定义IP核的资料很难找~本文主要讲述了在Vivado下创建AXI-Lite型IP核的流程。最近问IP问题的人略多……Vivado为设计人员提供了很多IP核，但不可能完全满足我们的所有设计需求，在设计过程中
发表于 9/11/2014 12:44:48 AM
阅读（19077）
【答网友问】Vivado IP核剖析
Vivado IP核剖析正像我之前所说的，较XPS的IP核而言，Vivado IP核在创建、打包、使用等各方面都更加简单便捷，同样的Vivado IP核抛弃了以往复杂的IP核文件组织模式，仅使用一个component.xml文件对IP核进行...
发表于 9/9/2014 11:32:10 PM
阅读（12974）
Vivado HLS IP-XACT快速创建AXI总线IP（PWM）
Vivado HLS IP-XACT快速创建AXI总线IP（PWM） 1、摘要 该笔记主要是利用HLS设计PWM算法IP核，借助IP-XACT快速创建基于AXI总线的IP核的心得。 2、目标 1）设计PWM IP 2）了解如何使用HLS创...
发表于 8/13/2014 11:47:22 PM
阅读（14176）
Vivado轻松实现IP封装
Vivado轻松实现IP封装 1、新建一个测试工程 工程化的设计方法是离不开工程的，第一步往往都是新建工程，后面我会学习去工程化的开发方法，可能会更加高效。 2、利用向导完成IP封装 2.1、启动IP向导 方法为：ToolsàCreate...
发表于 7/21/2014 9:59:36 PM
阅读（19297）
[Zed使用心得]PS是怎样把时钟传递给PL的？
问题： 今天几个同事在讨论一个问题：新建IP核时候一般是把Bus2IP_Clk直接当做自己的逻辑代码的时钟，但这个时钟到底是怎样和PS联系起来的呢？ 如下图所示，从XPS来看，IP核的时钟端口是S...
发表于 12/19/2012 9:54:42 PM
阅读（8740）
[ZedBoard测评]新建复杂IP核可能会遇到的问题
前言：本文算是对前一篇文章《IP核的结构和文件组织》的小小补充。 今天下午有个同事在新建自己的IP核时碰到了一个小问题。由于之前我已经对IP核的结构和文件组织有所了解，大致知道问题出在哪里，帮他解决了一下，做一下笔记。 ...
发表于 12/14/2012 6:19:10 PM
阅读（5153）
[Zed测评] 创建基于AXI Lite总线的vga测试IP核(二)（巨长，慎入）
接着上篇来，这篇处理完所有硬件相关的东西，本来想把软件部分一起发，结果实在太长，自己都受不了了~再开个（三）吧！1.3、创建PL系统（vga测试IP核）1.3.1、利用向导新建IP核Step1）在XPS(XilinxPlatformStudio)中选择Hardware菜单下的CreateorImportPeripheral...选
发表于 12/13/2012 11:00:27 PM
阅读（9330）
[Zed测评] Xilinx IP核的结构和文件组织
前几天研究了怎么利用XPS向导新建自己的IP核，从而实现PS和PL的协同工作，逻辑使用的是《PL实现简单的VGA测试》一文中的代码，整个流程还算顺利，但由于综合和实现过程中出现了几个貌似和引脚分配相关的严重警告，总是没法生
发表于 12/11/2012 7:47:57 PM
阅读（8349）
