Verilog模拟DDS产生正弦波
主要原理：DDS：直接数字合成，正弦波0-2pi周期内，相位到幅度是一一对应的。首先需要的将正弦波查询表存储起来，然后在时钟下，通过相位累加模块和地址查询模块实现正弦波信号。正弦波查询表：存储的是量化的正弦波在一个周期的幅度信息（幅度
发表于 2015/1/14 下午10:00:49
阅读（6567）
Quartus中分配管脚错误
在SDRAM程序编译出现问题：Error:Can'tplacemultiplepinsassignedtopinlocationPin_F16(IOPAD_X41_Y19_N14)，如图示：即SDRAM的A1管脚与ALTERA_nCEO冲突，其中ALTERA_nCEO是FPGA配置用的芯片，可以不用的。在Quartus中按照Assignments->Device->DeviceandPinOptio
发表于 2014/12/1 下午10:34:32
阅读（2732）
- 1
