一年前学校的开设的EDA课程让我对可编程逻辑有了初步的了解，当时学的是VHDL语言，那个时候觉得这东西和单片机差不多，只要C语言学得好，掌握几个寄存器，那就能学好了。后来了解到Verilog HDL 用的比较广泛，然后就疯狂的学他的语法，其实和C差不多，通过书上的例子反复的写代码—在开发板上验证。后来通过视频自己学做了一个电子时钟，基于RS232的串口接收器。直到我想驱动LCD液晶的时候卡住了，反复的改代码，好几天都没有进展（当时仿真还用的是矢量波形仿真，不知道有什么ModelSim），最后便放弃了。再后来通过一些网上和论坛上的资料发现，根本不是这么学的，学好FPGA还要练好综合，仿真，时序分析三项基本功。在此也要感谢那些论坛中的大神们，看了那些过来人的博客，发现自己在FPGA这条路上走岔了，我发现得从新开始！！

FPGA一般的设计流程（不对的地方请批评指正）：

• 设计输入（包括原理图、Verilog VHDL文本输入方式）
• 综合（主要对设计输入语法检查、编译形成底层的逻辑资源）
• RTL功能仿真（只测试逻辑功能，不考虑时序延时）
• 适配（根据时序约束等布局布线，完成FPGA内部逻辑资源的连接）
• 时序分析（查看报告，电路参数、性能是否符合要求）
• 时序仿真（对电路的时序和逻辑功能同时进行仿真）
• 验证调试（下载配置）

以上这几步是可以迭代执行的，这也是可编程逻辑的一大优势！

其实也不用刻意的去记步骤在Qii里的Tasks任务栏里都列出来的！！

所以FPGA不仅仅是HDL!!