逻辑单元（Logic Elements）：C II 结构中最小的逻辑单元，紧凑和提供了具有高利用率的先进特点，每个LE的特点:

 1 一个四输入查找表，一个能够实现四输入变量任意函数的函数发生器

 2 一个可编程寄存器

 3 一个进位链连接

4 一个寄存器链连接

5 具有驱动所有类型连接的能力：如当地的、行的、列的、寄存器链的和直接连接互联线的

6 支持寄存器打包（当寄存器驱动其他输出时，LUT可以驱动另一个输出，这种特性称为寄存器打包(Register Packing)。这种特性使寄存器和LUT可被用于实现互不相关的逻辑功能，因而改善了器件的使用状况。）

7 支持寄存器反馈

图2-2 C II的LE

每个LE的可编程寄存器可以被配置为D,T,JK或SR等触发器操作。每个寄存器包括有数据、时钟、时钟使能、清零输入。使用全局时钟网络的信号、通用的I/O引脚、或是可以驱动寄存器时钟和清零控制信号的内部逻辑。通用的I/O引脚或内部逻辑可以驱动时钟使能。对于组合逻辑函数，查找表的输出是绕过寄存器并且直接连到LE的输出。

每个LE有三个输出来驱动本地、行、列的互联资源。查找表或寄存器的输出可以单独驱动这三个输出信号。LE的两个输出驱动行或列以及直接连接到互联连线，另一个驱动当地的连接资源。容许在查找表驱动一个输出的情况下让寄存器驱动另外的输出。这个特点也就是寄存器打包，这种方法可以同时分别使用寄存器和查找表完成不相干的功能所以提高了器件的使用率。当使用寄存器打包时，LAB宽同步负载控制信号是不可用的。可在“LAB 控制信号”在2-8页      看到更多信息。另一种特殊的包装模式容许寄存器的输出反馈到同一个LE的输出，所以寄存器被他自己的扇出LUT塞满，提供另一种机制来提高适配。LE也能驱动寄存或非寄存种类LUT的输出。

除了三个一般线路输出外，在同一个LAB中的LE还有寄存器连输出。寄存器链的输出允许在同一个LAB中的相互级联。寄存器链的输出允许一个LAB中的LUT进行一个组合逻辑函数并且寄存器被用于实现一个单独的移位寄存器。这些资源加快了LAB之间的互联速度的同时也节省了局域的互联资源。关于更多的寄存器连接信息请看“多道互联”在2-10页。