cadence 原理图页码设置
最近做的项目涉及到原理图较多，几十页的原理图不可能一个个修改页码，页码数和总数设置正确会方便使用off-page功能。在网上搜，
发表于 3/24/2020 1:53:22 PM
阅读（6949）
cadence BGA区域内走线规则约束constraint region设置
1、打开Allegro constrain manager，如下图：2、进入physical->region->all layers，画面如下：3、在该界面下，create physical constraint set，在此，我们将该cs...
发表于 10/15/2019 8:59:15 AM
阅读（7177）
cadence 回注
有时候在layout 之后发现 pcb上的序号凌乱，需要重新排序。这时候可以在pcb中进行重排序，然后回注到原理图中，最后从原理图导出网表，在导入到pcb中，检查上一步回注是否准确。1.pcb做完后，点击logic——Auto Rename...
发表于 7/9/2019 2:01:09 PM
阅读（2562）
cadence 等间距布局方法
在进行cadence布局时候，如果需要将器件等间距布局。例如一排20个电阻，要求这些电阻两两之间是50mil，并且是水平对齐。那么在placement 模式下，选择所有器件，右击选择align component，在option选项中有对齐...
发表于 3/29/2019 11:05:49 AM
阅读（5479）
cadence 如何复制相似布局
在cadence pcb布局时，会遇到类似的布局，如有俩网口的布局，那么在费劲做完第一个布局后，在画同样时间精力做第二个类似布局，如果真这么做了，那么只能说明我们没有好好利用cadence。
发表于 3/28/2019 4:11:48 PM
阅读（4185）
