AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
屋檐下的龙卷风
双核CPU复位系统
在NIOSII构建双核处理器时,一般都需要双核之间互相控制,假如存在这样一种应用:系统中存在两个CPU一个叫CPU_master,另一个叫CPU_slave,CPU_mater需要控制CPU_slave程序运行,在上电时候必须只有CPU_mater,CPU_slave需要处于复位状态,为了
FPGA
NIOS
CPU
双核
发表于 5/2/2012 5:07:37 PM
阅读(4277)
«
1
»
作者
屋檐下的龙卷风
关注
文章:2 篇
阅读:7332 次
所有分类
时序分析(1)
SOPC(1)
所有标签
FPGA
Altera
双核
CPU
时序分析
NIOS
inputdelay
outputdelay
阅读排行
双核CPU复位系统
FPGA静态时序分析——IO口时序(inpu
关注微信公众号
Copyright © 2005-2020 《电子技术应用》版权所有
京ICP备10017138号