PCIe总线是第三代I/O总线的代表，提供高性能、高速、点到点的串行连接，支持单双工传输，通过差分链路来互连设备

    随着电子行业的飞速发展，人们对数据处理能力和存储速率的要求越来越高，并行数据传输的PCI总线技术逐渐成为系统整体性能提升的瓶颈［1］。尤其在接收机的设计中，总线架构关系到系统的整体性能。串行点对点的PCIe总线克服了PCI总线在系统带宽、传输速度等方面固有的缺陷，有效地提高了系统的整体性能。目前实现PCIe总线功能有两种方法：采用FPGA实现PCIe的功能［2］；使用PCIe桥接芯片。由于通过FPGA实现PCIe接口要比使用PCIe桥接芯片更加灵活，成本更低，可靠性更好，所以采用前者完成FPGA与PC机之间的信息的交互。

    PCI Express 体系结构采用分层结构，共分为四层：物理层（Physical Layer）、数据链路层（Link Layer）、处理层（Transaction Layer）和软件层（Software Layer），这样利于跨平台的应用。软件层发出的读、写请求，使用基于数据包、分段传输的协议，通过处理层，传输至链路层。在链路层，数据包可以添加序列号和循环冗余校验（CRC），从而创建一个更高度可靠的数据传输机制。基本的物理链路层包括两个单一通道，即两个低电压的AC耦合差分信号对（一个传输对和一个接收对）。通过增加信号对形成多信道，可以组成x1，x2，x4，x8，x16以及x32的链路模式，串行数据传输采用工业标准的8b/10b编码实现数据恢复［3］。