pcie
PCIe总线是第三代I/O总线的代表，提供高性能、高速、点到点的串行连接，支持单双工传输，通过差分链路来互连设备 随着电子行业的飞速发展，人们对数据处理能力和存储速率的要求越来越高，并行数据传输的PCI总线技术逐渐成为系统整...
发表于 9/13/2016 10:58:53 AM
阅读（2394）
对ddr3接口信号的描述
ddr3_ rst_n, DDR3复位输入（低有效）ddr3_ ck, DDR3差分时钟输入（P端）ddr3_ck_n, DDR3差分时钟输入（N端）ddr3_cke, ...
发表于 9/10/2016 11:15:06 AM
阅读（8711）
xapp1052第二节
首先在这里找到资源This application note discusses how to design and implement a Bus Master Direct Memory Access (DMA) desig...
发表于 9/8/2016 11:26:01 AM
阅读（2279）
xapp1052第一节
再讲xapp1052之前，首先在这里简单讲一下什么是dma： DMA(Direct Memory Access，直接内存存取) 是所有现代电脑的重要特色，它允许不同速度的硬件装置来沟通，而不需要依赖于 CPU 的大量中断负载。否则...
发表于 9/7/2016 10:55:23 AM
阅读（3389）
k7_pcie_dma_ddr3_base第四节
前三节主要整理k7_pcie_dma_ddr3_base整个工程，这节主要做simulation文件结构有问题需要修改修改后如下board为顶层文件一边是dut(design under test),一边是rp(root port).rp就...
发表于 9/6/2016 9:06:50 AM
阅读（3843）
k7_pcie_dma_ddr3_base第三节
如上图这个系统有三部分组成：1,software 2,driver 3,hardware上图是simulation原理图此图是硬件架构本设计具体详细细节请参考xilinx官网的参考说明书ug882
发表于 9/5/2016 1:49:12 PM
阅读（2568）
k7_pcie_dma_ddr3_base第二节
续第一节打开k7_pcie_dma_ddr3_base_x4_gen2.xpr如下图然后升级ip升级过程出现的一个错误路径太长ip升级完后的图进行综合run synthesis通过如下图然后cancelRTL open Elaborated...
发表于 9/2/2016 1:24:16 PM
阅读（2999）
k7_pcie_dma_ddr3_base第一节
首先在xilinx官网上下载k7_pcie_dma_ddr3_base_v1_4然后如图，找到如上路径然后打开vivado tcl shell 如图如上图然后键入如下命令ok 其中有错误，工程已经生成，如下如何改错，请看下一节。或联系扣扣1...
发表于 9/2/2016 10:26:11 AM
阅读（2476）
