Verilog HDL分频
1.偶数分频偶分频可用计数器的方法实现，例如进行N分频，可计一个计数器，当计数到N/N-1时，对时钟信号取反，即可满足要求。如下二分频代码，只需取计数器的最低位cnt[0]变化即可:modulefp_verilog_2(clk,rst_n,clk_div);inputclk;inputr
发表于 9/9/2012 1:37:33 AM
阅读（2756）
