基于FPGA的位同步时钟提取电路设计及M序列生成器
这个设计是最近几天的湖北省2016年电子设计“TI杯“的题目F题，最后一次机会参加电赛了，去年国赛，选做频率计，当时FPGA没学好，初生牛犊不怕虎，谁知道却遇到了跨时钟域的亚稳态，当时菜鸟一枚，没能解决，后来才知道自己当时离成功只有...
发表于 7/30/2016 11:57:57 AM
阅读（5776）
