从前面的几篇博文中，我们学会了CPLD的简单的一些例程，包括LED和按键，这些属于比较简单的的。对单片机比较了解的朋友也许用过仿真器。作为一个合格的程序猿也应该知道代码如何高效的调试。我们知道CPLD是并行的，不可能像单片机那样可以单步调试，但是我们可以借助一些仿真工具对自己的代码进行仿真，而且随着IP核的越来越多，仿真在整个CPLD的人设计中大约占用70%的的工作量，因此如何高效的仿真是每个ＦＰＧＡ开发者应该掌握的一项基本技能。我前面的博文中写到了如何利用modelsim—SE进行仿真和简单的的testbench以及do文件的写法。我们知道modelsim-se是一款非常优秀的仿真软件，但是如果你的工程里面加入了Altera的IP核就比较麻烦，需要将需要的库文件加入到modelsim-se中。所以这篇博文主要介绍modelsim-altera的用法，quartus—ii可以直接调用它。下面我们看看如何使用它。

首先我们在建立工程时候，选择仿真的工具和语言，如图所示

然后建立.v文件，输入如下代码；

编译无误之后，我们要利用quartus自己的功能产生一个TB，产生的界面如图所示：

这个文件的后缀名是.vt，然后在simulation这个文件夹中找到modelsim这个文件夹，在这个文件找到.vt文件，打开文件作如下更改：

完成之后需要按如下图所示操作修改仿真工具的路径：

路径修改完成之后，我们要将测试文本个工程关联起来，按照如下图操作

进入如下所示的界面：

做如下更改：

点击确定后进入如下界面

点击确定，ok，下面我们需要按如下图所示操作

点击RTL simulation后如果代码和TB都是正确就会显示正确的仿真波形，如下图

ok，今天的博文就到这里，如果大家有什么问题，欢迎联系我。邮箱：18921428564@163.com