射频(RF)电路板布局与设计
0赞射频(RF)电路板设计由于在理论上还有很多不确定性,因此常被形容为一种“黑色艺术”,但RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。不过,真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。
本文将集中探讨与RF电路板分区设计有关的各种问题。
今天的蜂窝电话设计以各种方式将所有的东西集成在一起,这对RF电路板设计来说很不利。现在业界竞争非常激烈,人人都在找办法用最小的尺寸和最小的成本集成最多的功能。模拟、数字和RF电路都紧密地挤在一起,用来隔开各自问题区域的空间非常小,而且考虑到成本因素,电路板层数往往又减到最小。
RF电路板的设计是最令设计工程师感到头疼的部分,仔细规划和注重细节是必须加以高度重视的两大关键设计规则。
一、RF布局概念
在设计RF布局时,有几个总的原则必须优先加以满足:
1. 尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来,让高功率RF发射电路远离低功率RF接收电路。如果PCB板上有很多物理空间,那么可以很容易地做到这一点,但通常元器件很多,PCB空间较小,可以把他们放在PCB板的两面,或者让它们交替工作,而不是同时工作。高功率电路有时还可包括RF缓冲器和压控制振荡器(VCO)。
2. 确保PCB板上高功率区至少有一整块地,最好上面没有过孔,当然,铜皮越多越好。
3. 芯片和电源去耦同样也极为重要,稍后将讨论实现这个原则的几种方法。
4. RF输出通常需要远离RF输入,稍后我们将进行详细讨论。
5. 敏感的模拟信号应该尽可能远离高速数字信号和RF信号。
二、设计分区
设计分区可以分解为物理分区和电气分区。物理分区主要涉及元器件布局、朝向和屏蔽等问题;电气分区可以继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。
1、物理分区
元器件布局是实现一个优秀RF设计的关键,最有效的技术是首先固定位于RF路径上的元器件,并调整其朝向以将RF路径的长度减到最小,使输入远离输出,并尽可能远地分离高功率电路和低功率电路。
最有效的电路板堆叠方法是将主接地面(主地)安排在表层下的第二层,并尽可能将RF线走在表层上。将RF路径上的过孔尺寸减到最小不仅可以减少路径电感,而且还可以减少主地上的虚焊点,并可减少RF能量泄漏到层叠板内其他区域的机会。
在物理空间上,像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来,但是双工器、混频器和中频放大器/混频器总是有多个RF/IF信号相互干扰,因此必须小心地将这一影响减到最小。RF与IF走线应尽可能走十字交叉,并尽可能在它们之间隔一块地。正确的RF路径对整块PCB板的性能而言非常重要,这也就是为什么元器件布局通常在蜂窝电话PCB板设计中占大部分时间的原因。
在蜂窝电话PCB板上,通常可以将低噪音放大器电路放在PCB板的某一面,而高功率放大器放在另一面,并最终通过双工器把它们在同一面上连接到RF端和基带处理器端的天线上。需要一些技巧来确保直通过孔不会把RF能量从板的一面传递到另一面,常用的技术是在两面都使用盲孔。可以通过将直通过孔安排在PCB板两面都不受RF干扰的区域来将直通过孔的不利影响减到最小。
有时不太可能在多个电路块之间保证足够的隔离,在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内,但金属屏蔽罩也存在问题,例如:自身成本和装配成本都很贵; 外形不规则的金属屏蔽罩在制造时很难保证高精度,长方形或正方形金属屏蔽罩又使元器件布局受到一些限制;金属屏蔽罩不利于元器件更换和故障定位;由于金属屏蔽罩必须焊在地上,必须与元器件保持一个适当距离,因此需要占用宝贵的PCB板空间。
尽可能保证屏蔽罩的完整非常重要,进入金属屏蔽罩的数字信号线应该尽可能走内层,而且最好走线层的下面一层PCB是地层。RF信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去,不过缺口处周围要尽可能地多布一些地,不同层上的地可通过多个过孔连在一起。
尽管有以上问题,但金属屏蔽罩非常有效,且常常还是隔离关键电路的唯一解决方案。
此外,恰当和有效的芯片电源去耦也非常重要。许多集成了线性线路的RF芯片对电源的噪音非常敏感,通常每个芯片都需要采用高达四个电容和一个隔离电感来确保滤除所有的电源噪音。
最小电容值通常取决于其自谐振频率和低引脚电感,C4的值就是据此选择的。C3和C2的值由于其自身引脚电感的关系而相对较大一些,从而RF去耦效果要差一些,不过它们较适合于滤除较低频率的噪声信号。电感L1使RF信号无法从电源线耦合到芯片中。记住:所有的走线都是一条潜在的既可接收也可发射RF信号的天线,另外将感应的射频信号与关键线路隔离开也很必要。
这些去耦元件的物理位置通常也很关键,将元件与地层相连的过孔应该尽可能靠近PCB板上元件焊盘,最好是使用打在焊盘上的盲孔以将连接线电感减到最小。
一块集成电路或放大器常常带有一个开漏极输出,因此需要一个上拉电感来提供一个高阻抗RF负载和一个低阻抗直流电源,同样的原则也适用于对这一电感端的电源进行去耦。有些芯片需要多个电源才能工作,因此你可能需要两到三套电容和电感来分别对它们进行去耦处理,如果该芯片周围没有足够空间的话,那么可能会遇到一些麻烦。
记住电感极少并行靠在一起,因为这将形成一个空芯变压器并相互感应产生干扰信号,它们之间的距离至少要相当于其中一个器件的高度,或者成直角排列以将其互感减到最小。
