设计中不使用硬复位
逻辑内部PLL在没有复位信号控制的情况下，能否在FPGA加载成功之后，PLL 100%正常工作及锁定？a) 可以锁定，PLL的特性时钟信号发生变化会去重新锁定的。举个简单例子，切断时钟源再恢复，PLL的Lock会无效，再重新锁定...
发表于 2016/5/11 上午9:15:56
阅读（2417）
- 1
