利用赛灵思Vivado HLS实现浮点设计
大多数设计人员在设计中使用定点算术逻辑来运算数学函数，因为这种方法速度快，占用面积小。不过在许多情况下，使用浮点数值格式进行数学计算更为有利。虽然定点格式可以实现精确的结果，但给定的格式动态范围非常有限，故设计人员必须进行深度分析，判断贯穿...
发表于 8/14/2017 9:09:34 AM
阅读（5505）
Vivado环境下如何在IP Integrator中正确使用HLS IP
使用VIVADO对7系列FPGA的高效设计心得[导读] 随着xilinx公司进入20nm工艺，以堆叠的方式在可编程领域一路高歌猛进，与其配套的EDA工具——新一代高端FPGA设计软件VIVADO也备受关注和饱受争议。关键词：Vivado赛灵...
发表于 8/14/2017 9:07:08 AM
阅读（3022）
ISE约束导入vivado总共分几步
[导读] 最近有些朋友在ISE中做的V7项目需要切换到vivado来，但导入代码后，导入约束时，发现vivado不再支持UCF文件，如果手抄UCF约束到 VIVADO 的 XDC 约束，不仅浪费时间，而且容易出错，这里介绍一种方法可以实现两...
发表于 8/10/2017 4:45:46 PM
阅读（2498）
Zynq交叉编译环境链的建立与C程序编写
[导读] 在Vivado下完之前，先把Zynq的软件编译环境安装好，可以用来重新编译基于Zynq的Linux系统，同时能写基于Zynq的C程序（其实Vivado中的SDK也能实现）。关键词：VivadoZynq在Vivado下完之前，先把Z...
发表于 8/9/2017 9:50:14 AM
阅读（1793）
如何利用Vivado HLS处理许多位准确或任意精度数据类型
[导读] 我们在设计硬件时，它往往是要求更精确的位宽。例如，一个filter的输入是12位和一个累加器的结果只需要一个最大范围为27位。然而对于硬件设计来说，使用标准的C数据类型会造成硬件成本的浪费。这就会造成我们要使用更多的LUT和寄存器...
发表于 8/9/2017 9:48:42 AM
阅读（1380）
使用VIVADO对7系列FPGA的高效设计心得
随着xilinx公司进入20nm工艺，以堆叠的方式在可编程领域一路高歌猛进，与其配套的EDA工具——新一代高端FPGA设计软件VIVADO也备受关注和饱受争议。我从2012年开始使用VIVADO，像所有刚推出的软件一样，在刚推出的时候都会存...
发表于 8/9/2017 9:46:38 AM
阅读（1358）
