The IEEE 1149.1 Test Access Port（TAP） and Boundary-Scan Architecture, commonly referred to as JTAG。1149.1制定时是为了测试电路板的，后来FPGA使用它来进行配置。配置文件通过边界扫描链下载到FPGA内部。

    FPGA的JTAG使用4个引脚，TDI数据输入，TDO数据输出，TMS控制TAP状态机的移动，TCK配置时钟。JTAG本身有一组命令，在不同系列的FPGA中JTAG命令的位数是不同的，配置整片FPGA时用到了两个JTAG命令，JSTART（Access the configuration bus for configuration）和CFG_IN（Clocks the FPGA configuration start-up sequence when the start-up clock is selected as TCK）。首先是CFG_IN，然后下载bit文件，之后是JSTART，最后有多于12个时钟的空闲，用来使FPGA启动。这些命令和配置数据的输入都是通过TAP 状态机实现的，状态机如下：

    下载配置时，状态机的状态转换是这样的，（1）TMS 5个周期的1。因为开始下载时不确定状态机的位置，用这5个1使状态机回到TEST-LOGIC-RESET状态。该状态机无论在任何位置，只要输入 TMS连续的5个1，就一定会回到TEST-LOGIC-RESET （2）将状态机移动到SHIFT-IR，保持该状态，将CFG-IN命令由TDI输入。（3）将状态机移动到SHIFT-DR，保持在该状态，将配置的 bit文件由TDI输入。（4）将状态机移动到SHIFT-IR，保持该状态，将JSTART命令输入。（5）回到RUN-TEST/IDLE，保持多于 12个周期的空闲，是FPGA启动。配置过程就结束了