戴维宁(Thevenin)端接即分压器型端接，如图所示。它采用上拉电阻R₁和下拉电阻R₂构成端接电阻，通过R₁和R₂吸收接收端的反射。R₁和R₂并联电阻应等于传输线的特征阻抗Z₀。R₁的最大值由可接受的信号的最大上升时间决定，R₁的最小值由驱动源的吸电流的数值决定的选择应满足当传输线断开时电路逻辑高电平的要求。

此端接策略中，端接电阻R_t应等于传输线的特征阻抗Z₀，将接收端的端接电阻拉至偏移电压V_bias，如图所示。偏移电压V_bias的选择依据是使输出驱动源能够对高低电平信号有汲取电流能力。这种端接方式需要一个具有吸、灌电流能力的独立电压源来满足输出电压的跳变速度要求。

并行AC端接使用电阻和电容网络(串联RC)作为端接阻抗。端接电阻R要小于等于传输线阻抗Z₀，

电容C必须大于100pF，推荐使用0.1 uF的多层陶瓷电容。电容有阻低频、通高频的作用，

因此电阻R不是驱动源的直流负载，故这种端接方式无任何直流功耗。