synopsys工具安装系列（四）- 安装vcs工具
安装vcs工具，需要借助installer工具来进行安装。首先从官网下载vcs的安装包。我这里是vcs的最新版本，2020.12-SP1版本。下载的安装包内容如下所示：将该安装包，拷贝到内网服务器。启动installer。然后填入安装包目录，点击Next。installer工具会解压该安装包，等待一
发表于 2021/5/12 16:47:21
阅读（13026）
synopsys工具安装系列（三）- 安装verdi工具
安装verdi工具，需要借助installer工具来进行安装。首先从官网下载verdi的安装包。我这里是verdi的最新版本，2020.12-SP1-1版本。下载的安装包内容如下所示：将该安装包，拷贝到内网服务器。启动installer。然后填入安装包目录，点击Next。installer工具会解压该安装包
发表于 2021/5/12 11:36:58
阅读（7258）
synopsys工具安装系列（一）安装installer
synopsys为eda工具安装，提供了一个安装器，名叫installer。所以，首先要先安装installer这个工具，之后才能安装其他的eda工具。首先从官网下载该installer工具。我这里下载的是5.2版本下载之后，有如下安装文件。将该安装包，拷贝到linux服务器中。首先给SynopsysInsta
发表于 2021/3/18 13:51:11
阅读（3739）
centos7使用gnome桌面不锁屏解决方法
公司新服务器，安装的centos7系统以及gnome桌面服务。后续在vnc使用中，发现桌面不会锁屏。即使设置了锁屏时间，但是到了时间，也不会锁屏。通过查阅各种方法，找到了临时解决方案。centos7的gnome桌面安装时，不会自动安装gnome-screensaver。使用如下命令可以查看是否
发表于 2020/7/12 0:52:47
阅读（3559）
sv使用default clocking指定全局默认时钟
在sv的assertion中，会用到时钟打拍操作。一般会在assertion代码块中，显示的写上使用的时钟，propertycounter_2;@(posedgeclk)counter==2|->##1counter_r==2;endpropertyassert_counter_2:assertproperty(counter_2);如果说，不写使用的时钟，即如下代码：propertyc
发表于 2020/6/2 13:56:07
阅读（2720）
服务器与网络设备安装指南
近段时间，公司购买了一批服务器。自己还参与了服务器，网络的搭建过程，因此写下本文记录下。这次采购的设备有：服务器华为防火墙华为交换机ups电源与电池购买服务器之后，服务厂商会派人来安装服务器。安装完毕之后，就需要自己配置网络以及服务器了。对于购买的网络
发表于 2020/5/25 16:51:30
阅读（1894）
riscv cpu硬件访问device区域微乱序的影响
以下代码，是riscvplic处理一个外部中断的handler程序。在handler程序中首先写irq_generator组件的clear寄存器，将中断源给清除掉然后写plic的complete寄存器，通知plic，该中断处理完毕plic_irq_mmode:lia1,PLIC_M_CLAIM//a0savetheinterruptid//telltheirq_generatort
发表于 2020/5/6 20:41:35
阅读（1771）
如何将adoc文件转换为pdf文件
riscv的大多spec，都托管在了github。并且使用adoc文件格式编写。adoc文件，是可以转换为pdf文件的。通过工具asciidoctorPDF工具，可以将adoc文件，转换为pdf文件。该工具的官网介绍如下：https://asciidoctor.org/docs/asciidoctor-pdf/首先要先安装该工具，该工具，需
发表于 2020/5/6 20:11:06
阅读（1876）
systemverilog使用$fwrite系统函数打印信息到屏幕
使用systemverilog（以下简称sv），除了使用$display系统函数，打印信息到屏幕上，还可以使用$fwrite系统函数，进行打印。$fwrite的函数的第一个参数，是文件描述符。后续参数与$display系统函数参数一致。在sv的标准中，有如下说明：Thefiledescriptorfdisa32-bitpacke
发表于 2020/5/6 19:50:02
阅读（3579）
如何向riscv-gcc中增加编译器内置宏
riscv-gcc工具，有内置的一些宏参数。我们可以根据这些内置的宏参数，判断编译器的行为。一、查看gcc内置宏参数这里以芯来科技发布的riscv-nuclei-elf-gcc工具链为例。使用以下命令，可以得到该工具的内置宏参数：riscv-nuclei-elf-gcc-E-dMa.h|grepriscv可以得到如下的
发表于 2020/3/29 23:12:09
阅读（2637）
centos7安装visual code，并离线安装插件
centos7上，可以使用官方提供的yum安装命令进行安装，这里安装使用root用户安装：rpm--importhttps://packages.microsoft.com/keys/microsoft.ascsh-c'echo-e"[code]\nname=VisualStudioCode\nbaseurl=https://packages.microsoft.com/yumrepos/vscode\nenabled=1\ngpgc
发表于 2020/3/29 0:05:14
阅读（2218）
sv利用fork join_none实现信号打拍操作
利用systemverilog的forkjoin_none，能够实现打拍操作。从而不需要写其他的逻辑来实现打拍操作。下面，介绍下，如何实现。有3个信号，a，b，c，现在需要实现，b是a的打拍，c是b的打拍。不能使用always来实现。对于这个问题，其实使用sv的forkjoin_none就可以做到。以下
发表于 2020/3/18 21:22:15
阅读（3168）
c++ reference研究
c++相比于c语言，增加引用（reference）语法。这样的话，可以在函数调用，传引用，也可以实现函数内部修改外部参数值。而避免使用指针。之前，对这个引用，没有特别的理解，但是看了侯捷老师的视频之后，会这个突然就恍然大悟了。视频链接如下：https://www.bilibili.co
发表于 2020/3/15 20:36:55
阅读（1858）
使用fsdbedit工具修改fsdb波形的层次结构
verdi工具有一个很强大的功能，可以将代码和波形对应起来，这样debug效率就很高。但是这需要有一个前提，代码的信号的层次路径，要和波形里面该信号的层次路径一致，这样verdi工具才能够进行对应。但是如果代码里面的信号层次路径，和波形里面的信号层次路径不一致，那v
发表于 2020/3/8 21:30:24
阅读（3461）
verdi中如何查看force信号信息
在仿真中，我们会有对信号进行force的操作，从而实现某些特定的功能。但是在仿真波形中，不能直接从波形上看出，这些信号的驱动，是因为前级电路的驱动，还是因为force的原因的驱动。从而使debug非常的不友好。其实在verdi中，是可以直接看到force信号的信息的。这样的
发表于 2020/3/8 20:14:08
阅读（4233）
