PLL使用总结
0赞
发表于 7/6/2012 10:26:44 PM
阅读（2425）
锁相环是个复杂的过程，当中各个环节都有着紧密的关系，任何一个环节的问题，都有可能造成锁相环不工作。比如在做高低温试验的时候，出现频率失锁，这就要考虑这个闭环的锁相环系统，任何一个环节上的器件高低温失效都有可能导致锁相环失锁。这就要先从PLL频率合成器的外围电路逐个找出原因，如参考源（TCXO，）是否在高低温试验的范围之内？这里要说一下，ADI公司的ADFxxxx系列产品的温度范围为-40~+85 度。
在调试PLL时，要有步骤的来，以免分析不清楚错误的来源。通常情况下主要有这几个步骤：
首先明确使用的芯片的性能，通过选取合适的芯片，根据自己的要求，设置R分频和N分频，可以通过Power Down观测电流变化，MUXOUT引脚观测内部信号，如VDD，GND，R分频输出，N分频的输出等，一点先要看看自己首先抓到的时序是什么，如果时序不对，后面怎么努力都可能导致结果白费，所以这点非常重要。还有记得控制电平要兼容。这一步是基础。SPI口可以用MCU，DSP，或者FPGA提供。
第二：明确自己晶振输出功率有多大，VCO的输出功率有多大，功率也是影响PLL的一个重要性能指标，只有保证了输入灵敏度的要求，性能才能更好。还有参考计数器和反馈计数器不会错误工作。
第三，PFD鉴相极性是正还是负，比如ADF4113HV鉴相器极性位应该是1 表示正，0表示负。
第四：明确输出频率，您的VCO输出频率是在哪一点？最低频率？最高频率？还是中间的某一点？
