ADF4113输入配置程序及频率设定
voidadf4113_data_input(unsignedlongintdata)//输入配置{unsignedlonginttemp;unsignedinti;temp=0x800000;pll4113_clk=0;pll4113_le=0;delay100us(1);for(i=0;i<24;i++){pll4113_clk=0;if(data&temp){pll4113_data=1;}else{pll4113_data=0;}temp=temp>
发表于 7/6/2012 10:39:24 PM
阅读（2780）
PLL使用总结
锁相环是个复杂的过程，当中各个环节都有着紧密的关系，任何一个环节的问题，都有可能造成锁相环不工作。比如在做高低温试验的时候，出现频率失锁，这就要考虑这个闭环的锁相环系统，任何一个环节上的器件高低温失效都有可能导致锁相环失锁。这就要先从PLL频率合
发表于 7/6/2012 10:26:44 PM
阅读（2424）
数字锁相环
锁相环是能够跟踪输入信号相位的闭环自动控制系统。它在无线电技术的各个领域得到非常广泛的应用。随着数字技术的发展,相应地出现了各种数字锁相环。由于数字锁相环避免了模拟锁相环存在的温度漂移和易受电压变化影响等缺陷,因而在数字信号传输的载波同步、位同步
发表于 6/27/2012 3:25:19 PM
阅读（22452）
锁相环噪声问题
通常情况下，锁相环频率合成器的带内相位噪声主要取决于频率合成器，相对来说VCO的贡献很小。锁相环对VCO的输入噪声具有低通特性，对VCO本身的噪声具有高通特性，这是一对矛盾。因为要抑制输入噪声，环路带宽希望越窄越好；要抑制VCO本身的噪声，希望环路带宽越宽越好。
发表于 6/27/2012 3:08:10 PM
阅读（21853）
