基于FPGA的m序列产生
m序列产生利用FPGA产生一路m伪随机序列，使用verilogHDL语言编写代码，//INIT_VAL移位寄存器的初始值//N移位寄存器的长度//C_i各级移位寄存器的系数//通过修改这三个参数可以得到不同长度的m序列modulem_N
发表于 6/26/2012 9:29:05 PM
阅读（3049）
