DDR2 SDRAM×32布局、布线经验谈
发表于 2011/3/25 下午5:48:28
阅读（4540）
使用Cadence16.2过程中遇到的一些问题（附解惑方法）
使用Cadence16.2过程中遇到的一些问题（附解惑方法）很久没有写博文了！确实有点过意不去（呵呵，这意味着自己最近懈怠了）。最近两个多月以来，由于公司的需要，我不得不学习Cadence16.2的使用方法——用它来画高速板子。目前白天又在忙着一块以FBGA484为核
发表于 2011/3/4 下午11:51:40
阅读（5423）
我画FPGA开发板所犯的错误之小结
使用AltiumDesigner6.9有一段时间了，画了一些板子，过程中到处都出现了错误，在这里我结合画一个FPGA开发板所犯的错误小结一下，希望大家不会犯同样的错误了。这里先截下我最初画这个开发板的一张“惨不忍睹”的PCB让大家看看。TopLayer如图：BottomLayer如
发表于 2010/7/2 下午3:10:19
阅读（4937）
- 1
