adxiaowei

浅谈基于FPGA的直方图均衡化

本文声明,根据牛人博客,总结描述的。。。http://blog.chinaaet.com/detail/37431http://blog.chinaaet.com/detail/37437直方图均衡化处理的“中心思想”是把原始图像的灰度直方图从比较集中

cordic算法的verilog实现

利用quartusII13.0例化了一个ALTFP_SINCOS可是仿真出来的结果就是不对啊结果是32'b0和{31'b0,1'b1}这是为什么呢?我输入无论是固定值还是计数器的值都是这个样子,咋回事呢?去官方论坛也有此问题的网友,手册介绍的也不够详细啊!关键是结果只有32'b0和{31'b0,1'b1},

verilog 有符号数(转)

在数字电路中,出于应用的需要,我们可以使用无符号数,即包括0及整数的集合;也可以使用有符号数,即包括0和正负数的集合。在更加复杂的系统中,也许这两种类型的数,我们都会用到。有符号数通常以2的补码形式来表示。图1列出了4位二进制表示

逻辑右移与算术右移

比如一个有符号位的8位二进制数11001101,逻辑右移就不管符号位,如果移一位就变成01100110。算术右移要管符号位,右移一位变成10100110。逻辑左移=算数左移,右边统一添0逻辑右移,左边统一添0算数右移,左边添加的数和符号有关e.g:1010101010,其中[]位是添加的数字逻

自己的资料切记要备份啊。。。。否则后果自负。。。。

刚给用了3年的笔记本电脑(华硕)清灰,由于用的时间长了,硬盘有生锈的地方,而且接触不良(之前遇到过),今天清灰又遇到此问题了,根本开不开机,找不到驱动盘,即硬盘接触不良。觉得之前遇到过,重新拆卸一下硬盘就好了。可是,结果不是预期的那

基于FPGA的矩形元件坐标检测算法

说明:首先对采集到的图像进行高斯平滑滤波(以后会写)、Rebert边缘检测、二值化。得到二值化图像,对于被检测器件必须是矩形且平行于图像轮廓(0度或者90度)。算法:1、对图像中所有边缘轮廓的像素坐标提取并取平均值得到矩形的中心。

状态机(FSM)verilog&vhdl

本人搜集网上资料详细整理如下:时序电路的状态是一个状态变量集合,这些状态变量在任意时刻的值都包含了为确定电路的未来行为而必需考虑的所有历史信息。状态机:状态机分为两种、一种称为Mealy状态机,它的时序逻辑

localparam和parameter的区别--引用特权博客

localparam和parameter的区别--引用特权博客分享一下,哈哈。。。Verilog代码可移植性设计1.参数定义localparam,实例代码如下:moduletm1(clk,rst_n,&n

MT9M001

声明:改进代码源自CrazyBingo的VIP_BoardMini淘宝链接http://item.taobao.com/item.htm?spm=a230r.1.14.19.2TD1rO&id=38171507897&ns=1#detail最近已经出书啦!!!大伙没事去了解了解吧。。。平台:CycloneIV、MT9M001、Cypress68013A主要内容:9M001驱

I2C verilog转vhdl

声明:改进代码源自CrazyBingo的VIP_BoardMini淘宝链接http://item.taobao.com/item.htm?spm=a230r.1.14.19.2TD1rO&id=38171507897&ns=1#detail开发平台cycloneIV、OV7725。目的:I2Cverilog转vhdl。comeon:&

VGA、SDRAM、MT9M001

声明:改进代码源自CrazyBingo的VIP_BoardMini淘宝链接http://item.taobao.com/item.htm?spm=a230r.1.14.19.2TD1rO&id=38171507897&ns=1#detail开发平台cycloneIV、MT9M001。目的实现vga显示的拍照模式