adxiaowei

verilog中的$display和$wirte

Verilog中的$display和$write任务

ModelSim打开已建立过的工程

File -> Open在弹出的窗口中,文件类型选.mpf然后路径指到工程所在文件夹,选择建立的.mpf文件即可

关于LM_LICENSE_FILE环境变量冲突问题

当我们 一台电脑安装多个软件时候,比如Libero,modelsim,cadence等,破解时候会用到环境变量LM_LICENSE_FILE,那么各软件对应的破解文件是不一样的,如图环境变量,那么怎样解决一个变量名对应多个变量值呢?

FPGA配置方式【转】

1FPGA器件有三类配置下载方式:主动配置方式(AS)和被动配置方式(PS)和最常用的(JTAG)配置方式。主动串行(AS)由FPGA器件引导配置操作过程,它控制着外部存储器和初始化过程,EPCS

FPGA内部构成

可编程逻辑的发展:PAL/GAL:PAL——ProgammableArrayLogic可编程阵列逻辑GAL——GenericArrayLogic通用可编程阵列逻辑PLD:ProgammableLogicDevice

ALTERA的DDR2 ip核使用

1、官方手册HighPerformanceControllers.pdf外部存储器接口(ALTMEMPHY)用户手册.pdf2、DDR2的IP核有两个,我只使用了这一个,所以就把这个先记录下来。ALTMEMPHYip核由三部分构成,一部分是最底层的SDRAM(统指动态RAM)驱动,HighPerformanceControl对底层驱动封装了

别的电脑上的ISE工程放到本电脑上后使用ModelSim仿真时出错的解决办法

error:unisim(ERROR:Librarypath"d:/Xilinx/14.7/ISE_DS/ISE//vhdl/mti_se/10.0c/nt...是否有这样的经历:别人的ISE工程传给你,然后你打开修改后使用ModelSim仿真时会报错,无奈之下只能重新编译一下库,即点击芯片型号,然后执行Compi

xilinx和altera 资源对比

xilinx和altera资源对比:要比较Xilinx和Altera的FPGA,就要清楚两个大厂FPGA的结构,由于各自利益,两家的FPGA结构各不相同,参数也各不相同,但可以统一到LUT(Look-Up-Table)查找表上。LUT是FPGA(FieldprogrammableGateArray)的核心。仅就逻

PHY 88E1111千兆网硬件配置HWCFG_MODE

回想调试88E1111芯片时,遇到不少的心酸,花掉不少的money,从目前实现的UDP数据传输,ICMPping包,ARP包,与大家一起分享一下,也许是受到调试时遇问题发帖求助,到热心网友的帮助的感慨吧;1、芯片Package:我选择的为《117-PinTFBGAPackage》,建议没有调试过以太网

时序约束中 跨时钟域的时钟约束

一直做了好久的时序约束,包括源同步输入数据、源同步输出数据以及SDRAM端口的约束,做完这些之后TimeQuestTimingAnalyzer还是有红色的slack也就是值是负的不满足时序约束:如图:仔细看其中的错误信息都是dcfifo中错误,当初还以为altera的ipcore需要特殊的约束呢或者

同步复位和异步复位的优缺点

同步复位和异步复位的比较虽然一直在用异步复位同步释放,但是究其优缺点还是要根据RTL级来充分理解一下:一、特点:同步复位:顾名思义,同步复位就是指复位信号只有在时钟上升沿到来时,才能有效。否则,无法完成对系统的复位工作。用V

网口扫盲三:以太网芯片MAC和PHY的关系

问:如何实现单片以太网微控制器?答:诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC和PHY实现很好的匹配,同时还可减小引脚数、缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉

网口扫盲二:Mac与Phy组成原理的简单分析

1.general下图是网口结构简图.网口由CPU、MAC和PHY三部分组成.DMA控制器通常属于CPU的一部分,用虚线放在这里是为了表示DMA控制器可能会参与到网口数据传输中.对于上述的三部分,并不一定都是独立的芯片,根据组合形式,可分为下列几种类型:1CPU集成MAC与

网口扫盲一:网卡初步认识

网口扫盲一:网卡初步认识网络适配器又称网卡或网络接口卡(NIC),英文名NetworkInterfaceCard.它是使计算机联网的设备.平常所说的网卡就是将PC机和LAN连接的网络适配器.网卡(NIC)插在计算机主板插槽中,负责将用户要传递的数据转换为网络上其它设备能够

初学xilinx -- ise 与 quartus 文本操作之不同

记得大约两年前刚开始接触的FPGA就是xilinx当时,没多久由于项目需要转了altera。为了扩宽自己的知识面,最近开始玩玩xilinx。quartusii:1、可以进行列选,进行更改数值。2、双击变量,相同的变量会跟着高亮。ISE:1、可以进行列选,但是不能执行更改数值,只能删除列选