锁相环的fpga实现
参考《全国大学生电子设计竞赛教程--基于TI器件的设计方法》P248页modulebit_syn_extraction(inputclk,inputcode_in,outputbs_out);wireclk_1;wiresig_div_out;wired_inst45;wirecode_diff_out;sig_diffsig_diff_inst(.code_in(code_in),//inputcode_in_sig
发表于 2/2/2015 5:42:55 PM
阅读（4246）
VHDL+Verilog]良好的代码编写风格（二十五条）（转）
良好代码编写风格可以满足信、达、雅的要求。在满足功能和性能目标的前提下，增强代码的可读性、可移植性，首要的工作是在项目开发之前为整个设计团队建立一个命名约定和缩略语清单，以文档的形式记录下来，并要求每位设计人员在代码编写过程中都要严格遵守。良好代码编
发表于 11/11/2014 8:23:55 PM
阅读（1572）
