在28nm工艺节点，赛灵思可谓是风光无限。赛灵思与老对手Altera合作了二十年之久的台积电，合作开发出了HPL（高性能低功耗）工艺技术，率先推出了 业界首款商用All Programmable 3D IC与SoC。28nm器件已被数百家用户的终端应用所采用。 

在FPGA领域，赛灵思和Altera一直是各领风骚一代产品。在65nm，赛灵思号称完胜；40nm由Altera领跑；28nm，赛灵思出尽了风头。

下一代产品，赛灵思和Altera不仅仅是在TSMC的20nm工艺节点较量，还加入了Intel的14nm三极晶体管技术与TSMC的16nm FinFast工艺技术的竞争。

近几月，Altera可谓动作频繁，先是与Intel签署排他性代工协议，后又收购电源厂商Enpirion(http://blog.chinaaet.com/detail/32967.html)。

赛灵思如何应对？引起业内猜想无数。

赛灵思全球高级副总裁、亚太区执行总裁汤立人（Vincent  Tong）

 赛灵思的宏伟计划

7月初，赛灵思公司全球高级副总裁、亚太区执行总裁汤立人（Vincent  Tong）宣布赛灵思率先投片基于ASIC级新架构UltraScale的20nm FPGA器件，继续领先对手一代。

Vincent告诉记者，在28nm器件中，赛灵思占了60%~65%的市场份额；赛灵思的通信客户中，40%的客户本意用ASIC设计产品，最后都转向采用赛灵思的FPGA。

这极大增强了赛灵思的信心。赛灵思意欲借助“ASIC级的可编程架构UltraScale”架构，在产品性能和功耗方面达到ASIC级别，不仅继续领先对手一代，更借此进入更为广阔的ASIC/ASSP市场。

图说赛灵思UltraScale架构

新一代高性能应用如OTN、无线通信、数字视频、雷达等对海量数据流和智能数据包、DSP或图像处理等提出了更高要求。赛灵思认为其下一代产品不能简单地将传统FPGA移植到新的工艺节点上，改善每个晶体管或系统模块的性能，或者增加系统模块数量，而是要从根本上提高通信、时钟、关键路径以及互连性能。为此，赛灵思在其20nm产品线中提出了一种创新型架构—— ASIC级可编程架构UltraScale，以管理数百Gbps的系统性能，以实现全线速下的智能处理能力，并扩展至Tb级性能和每秒10亿次浮点运算水平。

赛灵思UltraScale架构：行业第一个ASIC级可编程架构,可从20nm平面晶体管结构（planar）工艺向16nm乃至FinFET晶体管技术扩展，从单芯片（monolithic）到3D IC扩展。它不仅能解决整体系统吞吐量扩展限制的问题和时延问题，还能直接应对先进节点芯片性能方面的最大瓶颈问题，即互联问题。

目前，采用UltraScale架构的首款20nm器件已投片。

赛灵思在20 nm产品中从FPGA内部进行创新，在全面可编程的架构中采用尖端ASIC技术，从布线、时钟、关键路径、电源等方面解决如下挑战：

• 针对海量数据流而优化的宽总线支持多兆位(multi-terabit)吞吐量

• 多区域类似ASIC的时钟、电源管理和下一代安全性

• 高度优化的关键路径和内置的高速存储器串联，消除DSP和包处理的瓶颈

• 二代3D IC系统集成芯片间带宽的步进功能
• 高I/O和存储器带宽，提供动态时延缩短和3D IC宽存储器优化接口
• Vivado工具消除布线拥堵和协同优化，器件利用率超过90%，且不会影响性能

赛灵思下一代产品路线图

 赛灵思下一代产品路线图如下，主要用于通信、医疗超声、航天等领域，具体包括：

• 带智能包处理和流量管理功能的400G OTN
• 带智能波束形成功能的4X4混合模式LTE和WCDMA无线电
• 带智能图像增强与识别功能的4K2K和8K显示屏
• 用于智能监视与侦查(ISR)的最高性能系统
• 数据中心使用的高性能计算应用

赛灵思Artix®-7、Kintex-7和Virtex-7 FPGA系列的命名会保持不变。对于20nm和16nm工艺，相应的器件命名方式为Kintex UltraScale和Virtex UltraScale。

据悉，赛灵思和台积电合作成立了一个专门的项目组，计划将于2013年晚些时候提供16nm FinFET测试芯片，并在2014年推出首批产品。

 迄今为止，两个FPGA大佬下一代产品的路线图都已经发布，情况如下图。空说无凭，谁先推出稳定可靠的产品才是制胜的关键。

                             赛灵思和Altera的下一代产品路线图比较