AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
Hoki
时序优化一例(二)
在《时序优化一例(一)》中采用修改代码的方法优化了一实例,通过加入一级流水线寄存器分割组合逻辑达到该路径时序收敛,但是重新check一下timing发现还有时序不满足,而且还是除法器IP核的时序未收敛,对于这官方提
发表于 12/29/2011 10:45:53 AM
阅读(16547)
时序优化一例(一)
学习时序也有一段时间了,一直也没分享什么学习笔记。这次以时序优化为例,检验一下这阶段的学习成果。关于时序方面的东西也看了、学了很多,就是练得很少,在平常自
发表于 11/1/2011 8:27:33 PM
阅读(3757)
«
1
»
作者
Hoki
关注
文章:40 篇
阅读:281046 次
所有分类
Xilinx FPGA(12)
DSP in FPGA(11)
Altera FPGA(3)
Timing(2)
默认(6)
所有标签
FIR
评测
Zynq
FPGA
乘法器
LX9
Debussy
clb
去直流
fanout
阅读排行
【再说FPGA】LX9评测(四)microb
时序优化一例(二)
DSP in FPGA:数字表示
DSP in FPGA : 乘法器(一)
【再话ZedBoard】基于zynq的Lin
【再话ZedBoard】基于ZedBoard
【赛灵思FPGA】巧用FPGA中资源
Qsys简析
【赛灵思FPGA】【原创】信号去直流方法
【再说FPGA】LX9评测(三)呼吸灯实现
关注微信公众号
Copyright © 2005-2020 《电子技术应用》版权所有
京ICP备10017138号