【赛灵思FPGA】三招解决high fanout
Fanout，即扇出，模块直接调用的下级模块的个数，如果这个数值过大的话，在FPGA直接表现为netdelay较大，不利于时序收敛。因此，在写代码时应尽量避免高扇出的情况。但是，在某些特殊情况下，受到整体结构设计的需要或
发表于 11/20/2012 1:23:40 PM
阅读（4525）
