junyangliu

【转】引狼入室,FPGA会不会变成提线木偶

FPGA,以一个近似革命者的姿态出现,借助可编程硬件的灵活性,一步步蚕食着属于ASIC的市场,并在具有处理能力的器件领域,逐渐闯出属于自己的一隅净土。单从整个产品范畴来看,说FPGA是最近五年来最活跃最具未来明星相的产品也不为过,只是FPGA大部分市场被A和X两家公司

【转】Linux和Android:哪个是你下一个设计的正确选择?

你选择那个绿色的机器人还是那只矮矮胖胖的企鹅?我们该如何抉择呢?不同的使用场景要求使用不同的开发方法,有时候可能需要其中一个操作系统,但有些应用程序却可能需要另一个操作系统或者两个操作系统都要用到。如果你的下一个应用会部署在一个32位或64位处理器和TCP/

【转】模拟电路怎样才算入门了?

很多朋友问,怎么学习模拟电路,我得回答是:看模拟电路的书籍。朋友说,这样说太笼统了,让我仔细说一说。其实我也不知道从何说起。就把我认为该掌握的一些要点列举一下,仅共参考,如有不妥之处,敬请批评指正。1.掌握二极管,三极管,场效应的特性以及主要参数。这些

【转】北大研究生发退学声明:充当苦力 有怒不敢言

公元2013年,北京大学微处理开发中心副教授佟冬以本人未到实验室参加所谓“科研”工作为名,声称不允许本人毕业,并在必修科目“科研实践”上记不及格。本人郑重声明并承认:如果这样毫无意义的的苦力劳动也好意思号称“科研”,本人的确没有参加这样

【转】FPGA三国志-第四篇/工具篇

FPGA的公司实际上换而言之,也可以成为EDA的公司了,只是他们在这方面的能力是否强大而已.这3家公司中,拥有自己HDL的公司只有Altera.可能很多人不太清楚,就是AHDL,当然这种语言的辉煌期已经过去了.这里说这个,绝对不是鼓励大家用这个语言.&

【转】FPGA三国志-第三篇/SOPC篇3-2

总线结构是SOPC的最重要的战场,也是区分SOPC是否高效的关键因素!1--说到SOPC,最基本的集成首先是CPU的内置,但是CPU的有下列因素决定总线结构。CPU---冯诺依曼结构,CISC体系多采用这种方式,特点,就是指令功能强大,总线结构复杂,堆栈结

【转】FPGA三国志-第三篇/SOPC篇3-1

PLD的重新定义PLD是什么,ProgrammableLogicDevice.当然今天应该换个称呼了:Processor+Logic+DSP了,世界就是这样不停的变化来维持他的稳定。表1列出了Altera®可编程解决方案的主要历史创新发展过程。,可以看到在2000年的时候,FPGA的厂商已经开始在

【转】FPGA 三国志-第二篇/结构篇2-3

运筹学也是很重要的!经常有这样的情况,大家选择FPGA的时候,就开始翻看每种FPGA的选型手册,然后对资源表.有的甚至直接说:我这个是10万门的.你的那个是6万门的,实际上,这些都不是很正确的评估.如同有人说,我家的房子4室两厅,你家的房子3室1厅双卫生间.

【转】FPGA 三国志-第二篇/结构篇2-2

再次谈结构以及方法学!这里开始讲些看来与我们主题有点不搭界的东西.两个人相遇,只握1次手三个人相遇,每人都握一次,握3次手4个呢?就是2的结果加3次,6次手5个呢?10次手.16个呢,.......天,不少于...PLD就是这样的产物,当逻辑……你会发现,路由的面积都超过了有效的逻辑面

【转】FPGA 三国志-第二篇/结构篇

AlteraFPGA的速度没有Xilinx的速度快,错!当然这种非对称的结构,你必须有一定的了解,才可以更好的利用.也就是要遵循:大的数据吞吐通道应该采用横向放置规划!控制通路采用纵向放置规划!Altera至此以后,一直沿袭这种结构规划.因此,如果你想有效利用好Altera的产品,就应该遵

【转】FPGA三国志-第一篇1-2

XilinxFPGA的架构。Xilinx的成功,激励了Altera的新产品的推出。同时也有了革命性的突破。世界就是这么奇怪。中国古语。塞翁失马,焉知非福。实际上,如下所言,这款产品因该8282,具有282个逻辑单元的。但是在中国基本上只是在1995年有个别公司使用。1992FLEX8000FPGAAl

【转】FPGA三国志第一篇/共四篇/不可不看的故事

我在2008年的10月国庆期间,在某论坛里写了这个系列的帖子,后搜索网络发现流传甚广。现在开通博客,收录自己的一些想法,希望以后能够延续,同时为使用FPGA,或者学习FPGA的朋友知道过去的一段历史。在原文的基础上进行了一些删减FPGA三国志-第一篇/共四篇/不可不看的

【转】Zedboard学习(7)PS下第一个裸奔程序

一、打开PlanAhead创建工程1、选择CreateNewProject新建工程Projectname:hello一路默认,只有Board项需要选择ZedBoardZynqEvaluationandDevelopmentKitFinish创建工程之后的界面二、添加资源1.ClickAddSourcesintheProjectManager.TheAddSourceswizardopens.2.Selectth

【转】ZedBoard学习(6)-System Generator实现串口通信(一行HDL代码都不用写)

一直都在SystemGenerator下做图像处理相关的算法,感觉SysGen挺强大的,前几天突发奇想,能否直接用SysGen实现数据的通信呢,毕竟一句HDL代码都不写对于做FPGA的人来说却是很有吸引力的。串口通信协议比较简单,发送的

【转】ZedBoard学习(5)-ZedBoard和System Generator

Zynq中包含了一个FPGA内核和两个Cortex-A9内核,尽管功能十分的强大,又非常的时髦,但是本质上讲和之前Xilinx的FPGA硬核PowerPC没什么区别,无非是PowerPC换成了更加有前景的ARM,因此我很自然的想法是以前在ARM上、在FPGA上做过的东西那个再Zynq上必然也是可以上实现