半加器、全加器、串行进位加法器、并行进位加法器
发表于 7/29/2010 10:10:07 AM
阅读（6379）
VCC VDD VEE VBB VSS的解释(zz)
发表于 7/28/2010 7:21:28 PM
阅读（3100）
EDK中用EMC控制SRAM的方法
OPBEMC——OPB总线上的扩展存储器控制器。1.加OPBEMC的IPCore2.SRAM上有什么引脚就加什么引脚3.加split的IPCORE将OPB总线的地址宽split成和SRAM的address等宽4.手动改mhs文件，加外部引脚（因为xilinx提供的工具实在是不好用啊）5.在ucf中添加外部引脚的约束6
发表于 7/27/2010 5:08:12 PM
阅读（12775）
FPGA配置（3）
TheIEEE1149.1TestAccessPort（TAP）andBoundary-ScanArchitecture,commonlyreferredtoasJTAG。1149.1制定时是为了测试电路板的，后来FPGA使用它来进行配置。配置文件通过边界扫描链下载到FPGA内部。FPGA的JTAG使用4个引脚，TDI数据输入，TDO数据输出
发表于 7/27/2010 11:22:26 AM
阅读（2495）
FPGA配置（2）
将需要存储在SRAM中的数据下载到SRAM中的过程就是配置。Xilinx不同系列的FPGA所支持的下载方式不同。以Virtex2Pro为例，V2P支持一下模式M2M1M0是FPGA的外部引脚，一般连在板子的三组插针上，用跳线帽接地来置0。FPGA读取这三个引脚的值来确定配置模式。Mast
发表于 7/26/2010 9:34:38 PM
阅读（1981）
并口编程
近几天在用并口配置FPGA，参考24a0的JTAG。总结并口编程如下：使用25针并口针方向2，3，4，5，6，7，8，9双向1，14，16，17输出10，11，12，13，15输入18，19，20，21，22，23，24，25地 
发表于 7/26/2010 3:30:28 PM
阅读（2603）
再说总线宏
总线宏是重配置中一个很重要的结构。两个相邻的模块只能通过总线宏通信。在active步骤时，各个模块分别布局布线，该模块与其他模块通信的信号线被固定在总线宏的一端，保证可以与总线宏的另一端的模块通信。如果没有总线宏这个结构，则通信的信号线不一定会被布在
发表于 7/25/2010 6:15:52 PM
阅读（2403）
触摸屏
3月7日，21IC在线座谈，CYPRESS公司，“触摸屏技术——兼谈PSoC应用方案”。触摸屏分类：表面声波触摸屏红外触摸屏&nb
发表于 7/25/2010 12:30:20 AM
阅读（2473）
SystemC
2007-03-0915:17:56前些日子开始看SystemC，一直没明白使用SystemC的目的是什么。也在网上找了些介绍的文章，但多是长篇大论，而且有些名词没见过，实在是读不懂。幸好前几天张师兄的一番话使我茅塞顿开。我对SystemC的理解是这样的，因为SystemC是基
发表于 7/25/2010 12:29:27 AM
阅读（2233）
《Verilog HDL 综合实用教程》读书笔记——阻塞与非阻塞(补充)
组合逻辑用阻塞式赋值，时序逻辑用非阻塞式赋值（当对变量的赋值和引用都在同一条always中时，可以采用阻塞式）。阻塞赋值的组合逻辑：regTM,TN,TO,TZ;a
发表于 7/22/2010 7:42:43 PM
阅读（8698）
《Verilog HDL 综合实用教程》读书笔记——锁存器、触发器 (2007-02-27 08:29:05)
锁存器是电平触发，触发器是边沿触发。锁存器：推导出锁存器的一般规则是，如果变量未在always语句所有可能的执行过程中被赋值，就推导出锁存器。如果变量在if的所有分支中都被赋值则综合成组合逻辑。case、casez、casex可转成if、else形
发表于 7/21/2010 6:38:14 PM
阅读（5502）
FPGA重配置过程中各生成文件略解(2007-01-30 21:19:37)
发表于 7/20/2010 9:12:09 PM
阅读（10489）
《Verilog HDL 综合实用教程》读书笔记——阻塞与非阻塞式过程赋值(图)(2007-01-15 00:17:29)
发表于 7/20/2010 9:10:55 PM
阅读（3557）
FPGA功耗——XPower (2006-11-24 09:37:05)
所查资料：《FPGA/CPLD设计工具——XilinxISE使用详解》P309功耗仿真器XPower（ISE中代的工具）是第一个用于可编程逻辑器件的功耗分析软件，可以分析FPGA和CPLD的整体以及特定网线的功耗。进行功耗分析时，XPower可以读
发表于 7/19/2010 4:07:52 PM
阅读（25508）
MicroBlaze (2006-11-02 11:16:06)
eeplace网上研讨会时间：11月1日10:00-12:30网址：http://www.eeplace.com/eeplace/eventDetail.ecp?lang=cn&action=DETAIL&eventid=1368主题：通过使用32位软处理器(MicroBlaze)快速启动您的嵌入式设计主讲：Xilinx亚太区高端产品市场经理梁晓明先生获取知识：
发表于 7/19/2010 4:07:09 PM
阅读（23644）
