sk2400

IIC标准与视频芯片7113(1) (2006-05-08 22:23:46)

IIC是Philips公司定义的总线规范.使用两个引脚SDA和SCL可双向传送数据,工作时总线两端的器件分为Master和Slave.用iic配置7113时,7113是Slave,Master我使用FPGA.SCL始终由Master控制.当Master向Slave写时,先由Master发出7位要寻址的Slave器件地址和1位读写标志(1是

JPEG压缩简介(3) (2006-05-04 23:16:41)

前两篇写了JPEG图像数据的处理,这一篇写一下JPEG文件中各种信息的组织。JPEG文件中有各种命令标志文件的各种信息,各命令的开头8bit是11111111既0xff,例如图像开始是FFD8(startofimage命令),图像结束是FFD9(endofimage命令)。文件中的内容应该是:1、FFD8

在没有浮点乘的处理器中的程序优化 (2006-04-25 20:27:23)

浮点乘可以用整数乘和右移位代替,例如124*3.072711026可以用124*25172再右移13位实现。除法与之相反。在做除法时可以先比较被除数和除数的大小,若被除数小于除数的1/2,则商是0(商是整数且计算四舍五入时)。这样在商可能是很多0的数据处理中可以大幅提高效率

JPEG压缩简介(2) (2006-04-28 22:07:32)

5、Huffman编码DC与AC的huffman编码表是不同的两个.JPEG位提高效率,不直接存储数值,而是将数值分成16组用于存储。分组规则是,正数时表示此正数的二进制码的长度是组号,二进制表示即使存储值,负数时用来表示负数绝对值的的二进制码的长度是组号,存储值

ISE开发流程(原创) (2006-04-14 15:24)

ISE是Xilinx提供的用于开发FPGA/CPLD的综合性集成开发平台,它提供了开发所需要的大部分软件。但不支持仿真,需调用另一个软件ModelSim。所以说设计xilinx的FPGA/CPLD至少需要ISE和ModelSim两种软件(如果使用EDK是另外一种开发方式),ModelSim用于辅助仿真和语法差错

YUV4:2:2格式压缩成JPEG(原创)

网上有很多关于YUV4:1:1转成JPEG的文章,可是我找了很久没找到YUV4:2:2转JPEG的方法。我想可能是因为4:2:2格式的可以通过抽点转换成4:1:1格式,而且使用4:1:1压缩成的JPEG文件更小,图像质量也相差不多,所以4:2:2格式的压缩好像有些多余。但当图像质量已经