在Emacs中应用Ctags
发表于 2015/12/20 21:35:32
阅读(2228)
可综合的SystemVerilog:参数化函数/任务
可综合的SystemVerilog:参数化函数/任务在Verilog中,参数化模块被广泛应用。参数可重新定义保证模块的可配置性及可复用性。但是,函数及任务并无法像模块一样被参数化,减弱了Verilog的描述化能力。SystemVerilog提供了一种方式解决上述限制,在参数化的类(class)中
发表于 2015/7/26 16:06:41
阅读(3908)