NVMe控制器之指令控制设计
指令控制模块由一个指令信息缓存， 一个指令组装状态机和一个 ID 池组成。 指令信息缓存中存放着由系统控制模块写入的待处理指令信息； 指令组装状态机获取缓存的指令信息， 将其组装成提交队列条目写入提交队列中； ID 池则用于存放可使用的指令...
发表于 4/24/2025 10:45:30 AM
阅读（964）
NVME控制器架构设计
NVMe 控制模块负责实现用户请求事务与 NVMe 事务的转换、 NVMe 命令提交与完成机制、 PRP 寻址机制。 在 NoP 逻辑加速引擎中， 用户通过配置系统控制模块的相关寄存器来发送 DMA 或队列管理请求， NVMe 控制...
发表于 4/24/2025 10:41:41 AM
阅读（1176）
NVMe IP over PCIe4.0：摆脱XDMA，实现超高速！
1 基于PCIe4.0，兼容PCIe3.0等 开发基于PCIe3.0的NVMe Host IP已多年了，一些公司提出目前PCIe4.0已普遍，能不能提供基于PCIe4.0的NVMe IP。虽然NVMe IP不区分PCIe版本，但是...
发表于 4/16/2025 8:28:58 AM
阅读（977）
高速存储传输系统之数据缓存控制器设计1
数据缓存控制器主要实现了对大量突发数据的缓存、AXI4接口与AXI4-Stream接口之间的转换和NVMe命令的生成等功能。
发表于 4/10/2025 11:19:03 AM
阅读（912）
基于FPGA的NVMe over PCIe逻辑加速引擎之PCIe加速模块设计（下）
TLP读处理设计对于存储器读请求 TLP， 使用 Non-Posted 方式传输， 即在接收到读请求后， 不仅要进行处理， 还需要通过 axis_cc 总线返回 CplD， 这一过程由读处理模块执行， 读处理模块的结构如图2 所示。
发表于 4/5/2025 3:45:21 PM
阅读（989）
基于FPGA的NVMe over PCIe逻辑加速引擎之PCIe加速模块设计（中）
PCIe 应答模块设计 应答模块的具体任务是接收来自 PCIe 链路上的设备的 TLP 请求， 并响应请求。由于基于 PCIe 协议的 NVMe 数据传输只使用 PCIe 协议的存储器读请求 TLP 和存储器写请求 TLP， 应答模块分别...
发表于 4/5/2025 3:39:42 PM
阅读（769）
基于FPGA的NVMe over PCIe逻辑加速引擎之PCIe加速模块设计（上）
PCIe 加速模块总体设计PCIe 加速模块负责处理 PCIe 事务层， 并将其与 NVMe 功能和 AXI 接口直接绑定。
PCIe 加速模块不仅承担了 TLP 与其它接口信号的转换功能， 也是降低传输延迟、增加吞吐量的核心部件。
发表于 4/5/2025 3:36:20 PM
阅读（1144）
基于FPGA的NVMe over PCIe逻辑加速引擎设计
该IP主要解决一些应用场合既需要满足对特定对象的大数据实时高速采集， 也需要满足对多路临床数据的收集的难点。 本IP具备通用性强，性能优越，且具备易集成和 易操作的优势。
发表于 4/5/2025 3:32:28 PM
阅读（848）
