search_word
一个小程序，用asc码输出自己的名字。要求是，a~z两路输入，输出了一个完整的拼音之后还需要输出一个空格。—— 信息硬件过滤的雏形。
发表于 5/18/2014 2:03:47 PM
阅读（2446）
开关消抖的讨论
今天在EEPW 论坛上看到了一个前辈写的code。说是用10行实现开关消抖。当时我就在想，如果让我写一个开关消抖，我会怎么写呢，先琢磨了一下
发表于 12/16/2013 2:02:06 PM
阅读（2431）
简单cpu处理器
在135例中有一个简单处理器的程序，稍作修改成自己的风格//date :2013/8/22//designer :pengxiaoen//function get a mpc with verilogmodule mpc ( ...
发表于 8/22/2013 1:58:39 PM
阅读（2335）
Verilog实现IIC通讯第二版
HMC5883三轴磁力传感器IIC通讯模块的VerilogHDL的实现上一版并没有实现我想要的功能 0.0.1版
发表于 8/14/2013 1:56:52 PM
阅读（2632）
Verilog中的标点
在Verilog中有时候会误用的上引号1，define 中的 `define INITIAL 0 这个单引号用的是键盘左上角的那个单引号，其实就是一个小撇。2，4'd0 这个 用的是才是叫真正的单引号吧，我想。因为它...
发表于 7/21/2013 1:55:37 PM
阅读（2783）
用Verilog实现IIC通讯
注意，此代码是错误代码，并不能实现想要的结果。 之所以留着，因为里面的enable 是独立开来的思想值得借鉴。就是控制单元和运算单元分开（我也是借鉴别人的实现思想）。
发表于 7/9/2013 1:54:58 PM
阅读（1691）
mul8_unsigned multipliter
李亚民老师更注重硬件设计思想的训练。他给出的硬件设计方法更贴近底层硬件，下面看看他的设计思想 ...
发表于 6/20/2013 1:51:53 PM
阅读（1900）
signed add
哎，作为一个xx貌似我只会盗用别人的code。这个还是“copy”真OO 无双大师的手笔写的 1 //date:2013/6/15 2 //designer :pengxiaoen 3 //function:signed number ad...
发表于 6/15/2013 1:46:36 PM
阅读（1609）
serial_to_parallel
1 //date :2013/6/11 2 //designer :pengxiaoen 3 //function :serial_to_parallel 4 5 module serial_to_parallel ( 6 ...
发表于 6/12/2013 1:44:24 PM
阅读（1481）
parallel to serial
1 // date :2013/6/11 2 //designer :pengxiaoen 3 //function :parallel to serial 4 5 module parallel_to_serial ( 6 ...
发表于 6/12/2013 1:42:25 PM
阅读（1491）
clk_3
// date : 2013,3,18//designer : pengxiaoen// function:the T of the output_clk is three times of clk module clock_3 (...
发表于 4/5/2013 1:40:59 PM
阅读（1580）
