在verilog中关于inout口的两种设计方法
在学习IIC的时候我们知道这么设计inout inout scl ； reg scl_reg , scl_en ; scl = scl_en ? scl_reg : 1'dz ; 当scl_en 有...
发表于 2016/1/13 下午2:23:35
阅读（4722）
单色VGA显示verilogHDL通用代码
今天做VGA，真是拼凑了好久啊。唉，总算完成了。 本来想偷懒移植，最后还是自己写的代码。
发表于 2015/12/13 下午2:22:07
阅读（3782）
bresenham算法的FPGA的实现2
在上一篇里http://www.cnblogs.com/sepeng/p/4045593.html 《bresenham算法的FPGA的实现1》已经做了一个整体框架的布局，但是那个程序只是支持|k|<1.要想全屏支持，就还需要对这个程序做修...
发表于 2014/10/23 下午2:20:27
阅读（3204）
bresenham算法的FPGA的实现1
接着上一篇的 计算实现给出屏幕上任意两个点，求出这两个点之间直线上的所有的点。http://www.cnblogs.com/sepeng/p/4042464.html 这种直接算法的确是被鄙视了强大的度娘告诉我们还有专用的算法叫bresen...
发表于 2014/10/23 下午2:18:47
阅读（3519）
line
小君童靴说头儿给了他一个project，实现给出屏幕上任意两个点，求出这两个点之间直线上的所有的点。觉得这个很好玩，就自己也写了一点code/*date : 2014/10/21version : QuartusII 14.0 + DE1-...
发表于 2014/10/22 下午2:17:02
阅读（3229）
同步fifo的verilogHDL设计实例
原创设计一个fifo，输入16bit，输出16bit的data，寻址宽度5bit，有空满标志。
发表于 2014/10/14 下午2:15:21
阅读（3806）
search_word
一个小程序，用asc码输出自己的名字。要求是，a~z两路输入，输出了一个完整的拼音之后还需要输出一个空格。—— 信息硬件过滤的雏形。
发表于 2014/5/18 下午2:03:47
阅读（2963）
开关消抖的讨论
今天在EEPW 论坛上看到了一个前辈写的code。说是用10行实现开关消抖。当时我就在想，如果让我写一个开关消抖，我会怎么写呢，先琢磨了一下
发表于 2013/12/16 下午2:02:06
阅读（2976）
简单cpu处理器
在135例中有一个简单处理器的程序，稍作修改成自己的风格//date :2013/8/22//designer :pengxiaoen//function get a mpc with verilogmodule mpc ( ...
发表于 2013/8/22 下午1:58:39
阅读（2884）
